亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

VeriLog

VeriLogHDL是一種硬件描述語言,以文本形式來描述數(shù)字系統(tǒng)硬件的結構和行為的語言,用它可以表示邏輯電路圖、邏輯表達式,還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。VeriLogHDL和VHDL是世界上最流行的兩種硬件描述語言,都是在20世紀80年代中期開發(fā)出來的。前者由GatewayDesignAutomation公司(該公司于1989年被Cadence公司收購)開發(fā)。兩種HDL均為IEEE標準。[1]
主站蜘蛛池模板: 陕西省| 大关县| 新源县| 杭锦后旗| 会宁县| 都兰县| 昂仁县| 济阳县| 奉新县| 荔波县| 仪陇县| 嘉定区| 乐东| 杭州市| 宁明县| 黔东| 凭祥市| 富宁县| 沅陵县| 北安市| 长垣县| 长沙市| 唐山市| 渑池县| 永兴县| 光泽县| 唐河县| 辛集市| 桐庐县| 玉门市| 四川省| 南雄市| 长春市| 宁晋县| 贵溪市| 岳阳市| 陕西省| 汪清县| 石狮市| 临猗县| 十堰市|