久久久亚洲天堂,97国产精品视频人人做人人爱,欧美大片免费高清观看

VeriLog

VeriLogHDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。VeriLogHDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀(jì)80年代中期開發(fā)出來的。前者由GatewayDesignAutomation公司（該公司于1989年被Cadence公司收購）開發(fā)。兩種HDL均為IEEE標(biāo)準(zhǔn)。[1]

IEEE Std 1364-2001 Standard VeriLog hardware description language

·IEEE Std 1364-2001 Standard VeriLog hardware description language

標(biāo)簽： nbsp description Standard hardware

上傳時間： 2013-06-20

上傳用戶：蟲蟲蟲蟲蟲蟲
全加器VeriLog程序

四位全加器VeriLog源碼，簡單實用！歡迎下載

標(biāo)簽： VeriLog 全加器程序

上傳時間： 2013-05-16

上傳用戶：a6697238
AGC VeriLog實現(xiàn)

VeriLog實現(xiàn)一個AGC模塊，信號輸入位寬16位，通過統(tǒng)計64個輸入完成其功率的統(tǒng)計，然后根據(jù)功率大小對信號進(jìn)行縮放。

標(biāo)簽： VeriLog AGC

上傳時間： 2013-06-09

上傳用戶：sc965382896
VeriLog HDL 入門教程

本文主要介紹了VeriLog HDL 語言的一些基本知識，目的是使初學(xué)者能夠迅速掌握HDL 設(shè)計方法，初步了解并掌握VeriLog HDL語言的基本要素，能夠讀懂簡單的設(shè)計代碼并能夠進(jìn)行一些簡單設(shè)計的VeriLog HDL建模。

標(biāo)簽： VeriLog HDL 入門教程

上傳時間： 2013-05-16

上傳用戶：mosliu
VeriLog基本電路設(shè)計指導(dǎo)書

VeriLog基本電路設(shè)計指導(dǎo)書，可以作為學(xué)習(xí)VeriLog的入門書籍

標(biāo)簽： VeriLog 基本電路設(shè)計指導(dǎo)

上傳時間： 2013-04-24

上傳用戶：20160811
華為VeriLog編碼規(guī)范

華為的VeriLog編碼規(guī)范，寫得很不錯！我就是用這個規(guī)范，需要的下載看看吧，免積分咯！~

標(biāo)簽： VeriLog 華為編碼規(guī)范

上傳時間： 2013-04-24

上傳用戶：chongcongying
pld/fpga,vhdl/VeriLog的相關(guān)學(xué)習(xí)資料

可編程邏輯器件 pld/fpga,vhdl/VeriLog的相關(guān)學(xué)習(xí)資料，設(shè)計技巧，抓緊免費下載。

標(biāo)簽： VeriLog fpga vhdl pld

上傳時間： 2013-08-06

上傳用戶：李彥東
基于Xilinx FPGA的DDRSDRAM的VeriLog控制代碼

基于Xilinx FPGA的DDRSDRAM的VeriLog控制代碼，使用的FPGA為Virtex-4，實現(xiàn)對DDRSDRAM的簡單控制（對一系列地址的寫入和讀取）。

標(biāo)簽： DDRSDRAM VeriLog Xilinx FPGA

上傳時間： 2013-08-07

上傳用戶：ainimao
使用VeriLog實現(xiàn)基于FPGA的SDRAM控制器

使用VeriLog實現(xiàn)基于FPGA的SDRAM控制器

標(biāo)簽： VeriLog SDRAM FPGA 控制器

上傳時間： 2013-08-08

上傳用戶：litianchu
實現(xiàn)USB接口功能的VHDL和VeriLog完整源代碼

實現(xiàn)USB接口功能的VHDL和VeriLog完整源代碼

標(biāo)簽： VeriLog VHDL USB 接口功能

上傳時間： 2013-08-11

上傳用戶：yangzhiwei

主站蜘蛛池模板：庆城县| 寿宁县| 敖汉旗| 凤庆县| 吐鲁番市| 乌拉特前旗| 尚志市| 浮梁县| 平果县| 炉霍县| 西丰县| 阿坝| 宕昌县| 德兴市| 新巴尔虎左旗| 双辽市| 白银市| 齐齐哈尔市| 平利县| 公安县| 中山市| 治多县| 崇州市| 雷波县| 凤翔县| 日喀则市| 通海县| 永新县| 镶黄旗| 惠州市| 阳原县| 太湖县| 兴海县| 宾阳县| 桃园市| 泌阳县| 奉新县| 滦平县| 文昌市| 徐汇区| 安顺市|

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

VeriLog

IEEE Std 1364-2001 Standard VeriLog hardware description language

全加器VeriLog程序

AGC VeriLog實現(xiàn)

VeriLog HDL 入門教程

VeriLog基本電路設(shè)計指導(dǎo)書

華為VeriLog編碼規(guī)范

pld/fpga,vhdl/VeriLog的相關(guān)學(xué)習(xí)資料

基于Xilinx FPGA的DDRSDRAM的VeriLog控制代碼

使用VeriLog實現(xiàn)基于FPGA的SDRAM控制器

實現(xiàn)USB接口功能的VHDL和VeriLog完整源代碼