醫(yī)院醫(yī)德醫(yī)風(fēng)管理系統(tǒng) B/S架構(gòu)，采用ASP.NET+AJAX
標(biāo)簽： 管理系統(tǒng) 架構(gòu)
上傳時(shí)間： 2013-12-06
上傳用戶：manlian
1． Matrix-chain product. The following are some instances a) <3, 5, 2, 1,10> b) <2, 7, 3, 6, 10> c) <10, 3, 15, 12, 7, 2> d) <7, 2, 4, 15, 20, 5>
標(biāo)簽： Matrix-chain following instances product
上傳時(shí)間： 2014-11-28
上傳用戶：731140412
這是我心儀已久的一本書 頂級(jí)大師Stanley B Lippman J o s é e L a j o i e合著的
標(biāo)簽： Stanley Lippman 大師
上傳時(shí)間： 2014-01-01
上傳用戶：nanfeicui
G.729A+B V14版本定點(diǎn)化代碼，在VC下運(yùn)行。可直接使用
標(biāo)簽： 729 V14 版本 定點(diǎn)
上傳時(shí)間： 2016-02-29
上傳用戶：Shaikh
編寫一個(gè)用SOR法解方程組Ax=b的計(jì)算機(jī)程序，其中 要求程序中不存系數(shù)A，分別對(duì)不同的階數(shù)（例如n=15，80）取w=1.7,1.8,1.9，進(jìn)行迭代，記錄近似解 達(dá)到 時(shí)所用迭代次數(shù)k，觀察松弛因子對(duì)收斂速度的影響。
標(biāo)簽： SOR Ax 編寫 方程
上傳時(shí)間： 2013-12-25
上傳用戶：wcl168881111111
nc 牛B的黑客工具，這是菜鳥們必須知道而且必須用的工具！
標(biāo)簽： nc 黑客
上傳時(shí)間： 2013-12-29
上傳用戶：LIKE
數(shù)字時(shí)鐘顯示模塊,用VERILOG HDL 實(shí)現(xiàn)
標(biāo)簽： VERILOG HDL 數(shù)字時(shí)鐘 顯示模塊
上傳時(shí)間： 2016-03-03
上傳用戶：yiwen213
基于Verilog HDL設(shè)計(jì)的多功能數(shù)字鐘，有興趣的
標(biāo)簽： Verilog HDL 多功能 數(shù)字
上傳時(shí)間： 2013-11-26
上傳用戶：宋桃子
UART轉(zhuǎn)I2C的Verilog HDL代碼，由北京郵電大學(xué)《VerilogHDL設(shè)計(jì)與EDA技術(shù)基礎(chǔ)》教師編寫
標(biāo)簽： Verilog UART I2C HDL
上傳時(shí)間： 2014-08-03
上傳用戶：zhuoying119
24C01A的Verilog HDL仿真代碼，用于I2C接口模塊的測(cè)試，由北京郵電大學(xué)《VerilogHDL設(shè)計(jì)與EDA技術(shù)基礎(chǔ)》教師編寫
標(biāo)簽： Verilog 24C01A HDL 仿真
上傳用戶：jkhjkh1982
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
