色一区在线观看,性色av一区二区怡红,欧美黑人猛交

<li id="yms80"></li><abbr id="yms80"><fieldset id="yms80"></fieldset></abbr>

Verilog基本電路設(shè)計(jì)指導(dǎo)書

在通訊系統中常見到的cordic

在通訊系統中常見到的cordic，是個用很少複雜度就能實現三角函數的電路，檔案中有C語言的CORDIC程式

標簽： cordic 系統

上傳時間： 2017-03-07

上傳用戶：lepoke
h264_and_mpeg4_video_compressed 英文書原文電子檔

h264_and_mpeg4_video_compressed 英文書原文電子檔為h264_and_mpeg4之基礎教科書

標簽： h264基礎

上傳時間： 2015-05-01

上傳用戶：yuepub
運算放大器

理想的放大器目前，廠商在線性IC研發上都有重大的突破。使IC型運算放大器的特性和理想相當接近。尤其在低頻操作下，OP Amp電路的工作情形實在太像一個理想放大器，幾乎與理論的推測完全相符。→理想的放大器該具備什麼特性？

標簽： 算放大器原理

上傳時間： 2016-07-16

上傳用戶：WALTER
6502電器集中

針對教學典型站場，以選X→ⅢG經由5/7道岔反位的接車為基本進路為例，根據選岔電路原理和道岔點及信號點的選出順序規律，要求完成以下工作：（1）完成進路選擇組時序邏輯設計；（2）完成進路執行組時序邏輯設計；（3）完成進路解鎖時序邏輯設計；

標簽： 6502 電器

上傳時間： 2017-04-17

上傳用戶：weilianjin
ESD_Technology

在互補式金氧半(CMOS)積體電路中，隨著量產製程的演進，元件的尺寸已縮減到深次微米(deep-submicron)階段，以增進積體電路(IC)的性能及運算速度，以及降低每顆晶片的製造成本。但隨著元件尺寸的縮減，卻出現一些可靠度的問題。

標簽： ESD_Technology

上傳時間： 2020-06-05

上傳用戶：shancjb
電子電路零件應用手冊

電子電路零件應用手冊

標簽： 電子電路

上傳時間： 2021-12-14

上傳用戶：slq1234567890
VIP專區-華為FPGA設計全套資料合集19份

資源包含以下內容：1.一種將異步時鐘域轉換成同步時鐘域的方法.pdf2.華為 FPGA設計高級技巧Xilinx篇.pdf3.華為 Verilog基本電路設計指導書.pdf4.華為大規模邏輯設計指導書.pdf5.華為FPGA設計流程指南.doc6.華為FPGA設計規范.doc7.華為_大規模邏輯設計指導書.pdf8.華為同步電路設計規范（密碼：openfree）.pdf9.華為面經.doc10.時鐘透傳技術白皮書.pdf11.硬件工程師手冊_全.pdf12.靜態時序分析與邏輯...pdf13.華為FPGA設計全套資料合集19份

標簽： 光電檢測原理

上傳時間： 2013-04-15

上傳用戶：eeworm
信號的模數轉換電路

[學習要求]掌握A/D轉換的基本概念和工作原理，掌握集成A/D轉換器ADC0809的基本應用、設計方法與調試技術。[重點與難點]重點：集成A/D轉換器的應用及主要性能指標。

標簽： 信號模數轉換電路

上傳時間： 2013-07-12

上傳用戶：ninal
輸入輸出與接口技術

2.1.1 I/O接口基本概念1.為什么要引入接口微機和I/O設備的信息類型和格式可能不一樣。微機和I/O設備信號傳輸處理的速度可能不匹配。不用接口， I/O直接接CPU，隨著外設增加，會大大降低CPU的效率。I/O直接接CPU，會使外設硬件結構過于依賴CPU，對外設本身發展不利。2.接口的概念定義：接口是CPU與“外部世界”的連接電路，負責“中轉”各種信息。分類：存儲器接口和I/O接口。位置：介于系統總線與外部設備之間。3.I/O接口與I/O設備不同I/O設備對應I/O接口不同。I/O接口受CPU控制，I/O設備受I/O接口控制。為增加通用性，I/O接口電路一般均具有可編程功能。微機的應用離不開外部設備接口的設計、選用和連接。2.1.2、I/O接口功能數據緩沖功能：通過寄存器或鎖存器實現。存放數據的寄存器或鎖存器稱之為數據口。接受和執行CPU命令功能：存放CPU命令代碼的寄存器稱之為命令口，存放執行狀態信息的寄存器稱之為狀態口。設備選擇功能：CPU通過地址譯碼選擇不同外設。即CPU通過地址譯碼選擇不同I/O接口和I/O接口中連接的不同的設備。信號轉換功能：協調總線信號與I/O設備信號。轉換包括信號的邏輯關系、時序配合和電平轉換。可編程功能：增加接口的靈活性和智能性。

標簽： 輸入輸出接口技術

上傳時間： 2013-11-05

上傳用戶：jixingjie
采用高速串行收發器Rocket I/O實現數據率為2.5 G

摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。

標簽： Rocket 2.5 高速串行收發器

上傳時間： 2013-11-06

上傳用戶：smallfish

<center id="y8880"></center>