PCB設(shè)計(jì)問題集錦 問：PCB圖中各種字符往往容易疊加在一起，或者相距很近，當(dāng)板子布得很密時(shí)，情況更加嚴(yán)重。當(dāng)我用Verify Design進(jìn)行檢查時(shí)，會(huì)產(chǎn)生錯(cuò)誤，但這種錯(cuò)誤可以忽略。往往這種錯(cuò)誤很多，有幾百個(gè)，將其他更重要的錯(cuò)誤淹沒了，如何使Verify Design會(huì)略掉這種錯(cuò)誤，或者在眾多的錯(cuò)誤中快速找到重要的錯(cuò)誤。 答：可以在顏色顯示中將文字去掉,不顯示后再檢查;并記錄錯(cuò)誤數(shù)目。但一定要檢查是否真正屬于不需要的文字。 問： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：這是有關(guān)制造方面的一個(gè)檢查，您沒有相關(guān)設(shè)定，所以可以不檢查。 問： 怎樣導(dǎo)出jop文件？答：應(yīng)該是JOB文件吧？低版本的powerPCB與PADS使用JOB文件。現(xiàn)在只能輸出ASC文件，方法如下STEP：FILE/EXPORT/選擇一個(gè)asc名稱/選擇Select ALL/在Format下選擇合適的版本/在Unit下選Current比較好/點(diǎn)擊OK/完成然后在低版本的powerPCB與PADS產(chǎn)品中Import保存的ASC文件，再保存為JOB文件。 問： 怎樣導(dǎo)入reu文件？答：在ECO與Design 工具盒中都可以進(jìn)行，分別打開ECO與Design 工具盒，點(diǎn)擊右邊第2個(gè)圖標(biāo)就可以。 問： 為什么我在pad stacks中再設(shè)一個(gè)via:1(如附件）和默認(rèn)的standardvi(如附件）在布線時(shí)V選擇1，怎么布線時(shí)按add via不能添加進(jìn)去這是怎么回事，因?yàn)橛袝r(shí)要使用兩種不同的過孔。答：PowerPCB中有多個(gè)VIA時(shí)需要在Design Rule下根據(jù)信號(hào)分別設(shè)置VIA的使用條件，如電源類只能用Standard VIA等等，這樣操作時(shí)就比較方便。詳細(xì)設(shè)置方法在PowerPCB軟件通中有介紹。 問：為什么我把On-line DRC設(shè)置為prevent..移動(dòng)元時(shí)就會(huì)彈出(圖2),而你們教程中也是這樣設(shè)置怎么不會(huì)呢?答：首先這不是錯(cuò)誤,出現(xiàn)的原因是在數(shù)據(jù)中沒有BOARD OUTLINE.您可以設(shè)置一個(gè),但是不使用它作為CAM輸出數(shù)據(jù). 問：我用ctrl+c復(fù)制線時(shí)怎設(shè)置原點(diǎn)進(jìn)行復(fù)制，ctrl+v粘帖時(shí)總是以最下面一點(diǎn)和最左邊那一點(diǎn)為原點(diǎn) 答： 復(fù)制布線時(shí)與上面的MOVE MODE設(shè)置沒有任何關(guān)系,需要在右鍵菜單中選擇,這在PowerPCB軟件通教程中有專門介紹. 問：用(圖4)進(jìn)行修改線時(shí)拉起時(shí)怎總是往左邊拉起(圖5)，不知有什么辦法可以輕易想拉起左就左，右就右。答： 具體條件不明,請(qǐng)檢查一下您的DESIGN GRID,是否太大了. 問： 好不容易拉起右邊但是用(圖6)修改線怎么改怎么下面都會(huì)有一條不能和在一起，而你教程里都會(huì)好好的(圖8)答：這可能還是與您的GRID 設(shè)置有關(guān),不過沒有問題,您可以將不需要的那段線刪除.最重要的是需要找到布線的感覺,每個(gè)軟件都不相同,所以需要多練習(xí)。 問： 尊敬的老師:您好！這個(gè)圖已經(jīng)畫好了，但我只對(duì)（如圖1）一種的完全間距進(jìn)行檢查，怎么錯(cuò)誤就那么多，不知怎么改進(jìn)。請(qǐng)老師指點(diǎn)。這個(gè)圖在附件中請(qǐng)老師幫看一下，如果還有什么問題請(qǐng)指出來，本人在改進(jìn)。謝！！！！！答：請(qǐng)注意您的DRC SETUP窗口下的設(shè)置是錯(cuò)誤的,現(xiàn)在選中的SAME NET是對(duì)相同NET進(jìn)行檢查,應(yīng)該選擇NET TO ALL.而不是SAME NET有關(guān)各項(xiàng)參數(shù)的含義請(qǐng)仔細(xì)閱讀第5部教程. 問： U101元件已建好，但元件框的拐角處不知是否正確，請(qǐng)幫忙CHECK 答：元件框等可以通過修改編輯來完成。問： U102和U103元件沒建完全，在自動(dòng)建元件參數(shù)中有幾個(gè)不明白：如：SOIC--》silk screen欄下spacing from pin與outdent from first pin對(duì)應(yīng)U102和U103元件應(yīng)寫什么數(shù)值，還有這兩個(gè)元件SILK怎么自動(dòng)設(shè)置，以及SILK內(nèi)有個(gè)圓圈怎么才能畫得與該元件參數(shù)一致。 答：Spacing from pin指從PIN到SILK的Y方向的距離,outdent from first pin是第一PIN與SILK端點(diǎn)間的距離.請(qǐng)根據(jù)元件資料自己計(jì)算。
標(biāo)簽： PCB 設(shè)計(jì)問題 集錦
上傳時(shí)間： 2013-10-07
上傳用戶：comer1123
在靜電傳感器測(cè)量氣/固兩相流參數(shù)的基礎(chǔ)上，以J.B.Gajewski教授的成果為基礎(chǔ)，對(duì)電容的計(jì)算進(jìn)行了研究。將靜電傳感器電極與屏蔽罩間的電容cp看作圓柱型電容，對(duì)其建立的靜電傳感器數(shù)學(xué)模型中的感應(yīng)電極與屏蔽罩間電容值進(jìn)行探討，并得到了這個(gè)電容的計(jì)算式。
上傳時(shí)間： 2014-12-24
上傳用戶：erkuizhang
C函數(shù)速查手冊(cè) 出版社：人民郵電出版社 《C函數(shù)速查手冊(cè)》中所講的C語(yǔ)言函數(shù)按照功能順序和字母順序進(jìn)行排序，讀者既可以按照功能順序查找，也可以按照字母順序?qū)W習(xí)。《C函數(shù)速查手冊(cè)》不僅適合于C語(yǔ)言初學(xué)者學(xué)習(xí)使用，而且也可以作為中、高級(jí)C語(yǔ)言開發(fā)人員的參考手冊(cè)。 目錄 第1章 數(shù)學(xué)函數(shù) 1.1 _clear87函數(shù)：清除浮點(diǎn)狀態(tài)字 1.2 _status87函數(shù)：取浮點(diǎn)狀態(tài)字 1.3 abs函數(shù)：求整數(shù)的絕對(duì)值 1.4 acos、acosl函數(shù)：反余弦函數(shù) 1.5 asin、asinl函數(shù)：反正弦函數(shù) 1.6 atan函數(shù)：反正切函數(shù) 1.7 atan2、atan2l函數(shù)：計(jì)算Y/X的反正切值 1.8 cabs函數(shù)：計(jì)算復(fù)數(shù)的模 1.9 ceil函數(shù)：向上取整 1.10 cos函數(shù)：余弦函數(shù) 1.11 cosh函數(shù)：雙曲余弦函數(shù) 1.12 div函數(shù)：求兩個(gè)整數(shù)相除的商和余數(shù) 1.13 exp函數(shù)：指數(shù)函數(shù) 1.14 fabs函數(shù)：求浮點(diǎn)數(shù)的絕對(duì)值 1.15 floor函數(shù)：向下取整 1.16 fmod函數(shù)：計(jì)算x對(duì)y的模 1.17 frexp函數(shù)：將浮點(diǎn)數(shù)分為底數(shù)與指數(shù) 1.18 hypot函數(shù)：計(jì)算直角三角形的斜邊 1.19 labs函數(shù)：取長(zhǎng)整數(shù)的絕對(duì)值 1.20 ldexp、ldexpl函數(shù)：冪計(jì)算 1.21 ldiv函數(shù)：兩個(gè)長(zhǎng)整型數(shù)相除 1.22 log、logl函數(shù)：計(jì)算自然對(duì)數(shù) 1.23 log10、log10l函數(shù)：計(jì)算常用對(duì)數(shù) 1.24 max函數(shù)：求兩個(gè)數(shù)中的最大者 1.25 min函數(shù)：求兩個(gè)數(shù)中的最小者 1.26 modf、modfl函數(shù)：分割數(shù)為整數(shù)部分和小數(shù)部分 1.27 poly函數(shù)：計(jì)算多項(xiàng)式 1.28 pow函數(shù)：指數(shù)函數(shù) 1.29 pow10函數(shù)：指數(shù)函數(shù) 1.30 rand函數(shù)：隨機(jī)數(shù)發(fā)生器 1.31 random函數(shù)：隨機(jī)數(shù)發(fā)生器 1.32 randomize函數(shù)：初始化隨機(jī)數(shù)發(fā)生器 1.33 sin函數(shù)：正弦函數(shù) 1.34 sinh函數(shù)：雙曲正弦函數(shù) 1.35 sqrt函數(shù)：計(jì)算平方根 1.36 srand函數(shù)：初始化隨機(jī)數(shù)發(fā)生器 1.37 tan、tanl函數(shù)：正切函數(shù) 1.38 tanh、tanhl函數(shù)：雙曲正切函數(shù) 第2章 字符串函數(shù) 2.1 atof函數(shù)：把字符串轉(zhuǎn)換成浮點(diǎn)數(shù) 2.2 atoi函數(shù)：將字符串轉(zhuǎn)換成整型數(shù) 2.3 atol函數(shù)：將字符串轉(zhuǎn)換成長(zhǎng)整型數(shù) 2.4 ecvt函數(shù)：將浮點(diǎn)數(shù)轉(zhuǎn)換為字符串 2.5 fcvt函數(shù)：將浮點(diǎn)數(shù)轉(zhuǎn)換為字符串 2.6 gcvt函數(shù)：將浮點(diǎn)數(shù)轉(zhuǎn)換成字符串 2.7 itoa函數(shù)：將整數(shù)值轉(zhuǎn)換為字符串 2.8 isalnum函數(shù)：字母、數(shù)字判斷函數(shù) 2.9 isalpha函數(shù)：字母判斷函數(shù) 2.10 isascii函數(shù)：整數(shù)值的字符分類 2.11 iscntrl函數(shù)：控制字符判斷函數(shù) 2.12 isdigit函數(shù)：數(shù)字判斷函數(shù) 2.13 isgraph函數(shù)：打印字符判斷 2.14 islower函數(shù)：小寫字母判斷函數(shù) 2.15 isprint函數(shù)：可打印字符判斷函數(shù) 2.16 isptmct函數(shù)：標(biāo)點(diǎn)符號(hào)判斷函數(shù) 2.17 isspace函數(shù)：空格等判斷函數(shù) 2.18 isupper函數(shù)：大寫字母判斷函數(shù) 2.19 isxdigit函數(shù)：十六進(jìn)制數(shù)字判斷函數(shù) 2.20 ltoa函數(shù)：將長(zhǎng)整值轉(zhuǎn)換為字符串 2.21 mbstowcs函數(shù)：將多字節(jié)字符序列轉(zhuǎn)換成相應(yīng)的寬字符序列 2.22 mbtowc函數(shù)：將多字節(jié)字符轉(zhuǎn)換成相應(yīng)的寬字符 2.23 stpcpy函數(shù)：復(fù)制字符串 2.24 strcat函數(shù)：拼接字符串 2.25 strchr函數(shù)：查找給定字符 2.26 strcmp函數(shù)：比較字符串 2.27 strcmpi函數(shù)：比較字符串 2.28 strcpy函數(shù)：復(fù)制字符串 2.29 strcspn函數(shù)：查找不包含指定字符集子串的段 2.30 strdup函數(shù)：將字符串復(fù)制到新建的位置 2.31 stricmp函數(shù)：比較字符串 2.32 strlen函數(shù)：獲取字符長(zhǎng)度
標(biāo)簽： 函數(shù) 書下載 速查手冊(cè)
上傳時(shí)間： 2014-12-25
上傳用戶：水口鴻勝電器
專用集成電路( ASIC )的出現(xiàn) ASIC的提出和發(fā)展說明集成電路進(jìn)入了一個(gè)新階段。 通用的、標(biāo)準(zhǔn)的集成電路已不能完全適應(yīng)電子系統(tǒng)的急劇變化和更新?lián)Q代。各個(gè)電子系統(tǒng)廠家都希望生產(chǎn)出具有自己特色的合格產(chǎn)品，只有ASIC產(chǎn)品才能達(dá)到這種要求。這也就是自80年代中期以來，ASIC得到廣泛重視的根本原因。 ASIC電路的蓬勃發(fā)展推動(dòng)著設(shè)計(jì)方法和設(shè)計(jì)工具的完善，同時(shí)也促進(jìn)著系統(tǒng)設(shè)計(jì)人員與芯片設(shè)計(jì)人員的結(jié)合和相互滲透。 FPGA的發(fā)展：IC-〉A(chǔ)SIC-〉FPGA FPGA分類、結(jié)構(gòu)、設(shè)計(jì)流程，F(xiàn)PGA設(shè)計(jì)工具： VHDL Verilog VHDL的仿真 VHDL的綜合 FPGA實(shí)現(xiàn)過程 FPGA實(shí)現(xiàn)高性能DSP FPGA嵌入式系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-11-06
上傳用戶：lanjisu111
專用集成電路( ASIC )的出現(xiàn) ASIC的提出和發(fā)展說明集成電路進(jìn)入了一個(gè)新階段。 通用的、標(biāo)準(zhǔn)的集成電路已不能完全適應(yīng)電子系統(tǒng)的急劇變化和更新?lián)Q代。各個(gè)電子系統(tǒng)廠家都希望生產(chǎn)出具有自己特色的合格產(chǎn)品，只有ASIC產(chǎn)品才能達(dá)到這種要求。這也就是自80年代中期以來，ASIC得到廣泛重視的根本原因。 ASIC電路的蓬勃發(fā)展推動(dòng)著設(shè)計(jì)方法和設(shè)計(jì)工具的完善，同時(shí)也促進(jìn)著系統(tǒng)設(shè)計(jì)人員與芯片設(shè)計(jì)人員的結(jié)合和相互滲透。 FPGA的發(fā)展：IC-〉A(chǔ)SIC-〉FPGA FPGA分類、結(jié)構(gòu)、設(shè)計(jì)流程，F(xiàn)PGA設(shè)計(jì)工具： VHDL Verilog VHDL的仿真 VHDL的綜合 FPGA實(shí)現(xiàn)過程 FPGA實(shí)現(xiàn)高性能DSP FPGA嵌入式系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-11-10
上傳用戶：cylnpy
PCB設(shè)計(jì)問題集錦 問：PCB圖中各種字符往往容易疊加在一起，或者相距很近，當(dāng)板子布得很密時(shí)，情況更加嚴(yán)重。當(dāng)我用Verify Design進(jìn)行檢查時(shí)，會(huì)產(chǎn)生錯(cuò)誤，但這種錯(cuò)誤可以忽略。往往這種錯(cuò)誤很多，有幾百個(gè)，將其他更重要的錯(cuò)誤淹沒了，如何使Verify Design會(huì)略掉這種錯(cuò)誤，或者在眾多的錯(cuò)誤中快速找到重要的錯(cuò)誤。 答：可以在顏色顯示中將文字去掉,不顯示后再檢查;并記錄錯(cuò)誤數(shù)目。但一定要檢查是否真正屬于不需要的文字。 問： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：這是有關(guān)制造方面的一個(gè)檢查，您沒有相關(guān)設(shè)定，所以可以不檢查。 問： 怎樣導(dǎo)出jop文件？答：應(yīng)該是JOB文件吧？低版本的powerPCB與PADS使用JOB文件。現(xiàn)在只能輸出ASC文件，方法如下STEP：FILE/EXPORT/選擇一個(gè)asc名稱/選擇Select ALL/在Format下選擇合適的版本/在Unit下選Current比較好/點(diǎn)擊OK/完成然后在低版本的powerPCB與PADS產(chǎn)品中Import保存的ASC文件，再保存為JOB文件。 問： 怎樣導(dǎo)入reu文件？答：在ECO與Design 工具盒中都可以進(jìn)行，分別打開ECO與Design 工具盒，點(diǎn)擊右邊第2個(gè)圖標(biāo)就可以。 問： 為什么我在pad stacks中再設(shè)一個(gè)via:1(如附件）和默認(rèn)的standardvi(如附件）在布線時(shí)V選擇1，怎么布線時(shí)按add via不能添加進(jìn)去這是怎么回事，因?yàn)橛袝r(shí)要使用兩種不同的過孔。答：PowerPCB中有多個(gè)VIA時(shí)需要在Design Rule下根據(jù)信號(hào)分別設(shè)置VIA的使用條件，如電源類只能用Standard VIA等等，這樣操作時(shí)就比較方便。詳細(xì)設(shè)置方法在PowerPCB軟件通中有介紹。 問：為什么我把On-line DRC設(shè)置為prevent..移動(dòng)元時(shí)就會(huì)彈出(圖2),而你們教程中也是這樣設(shè)置怎么不會(huì)呢?答：首先這不是錯(cuò)誤,出現(xiàn)的原因是在數(shù)據(jù)中沒有BOARD OUTLINE.您可以設(shè)置一個(gè),但是不使用它作為CAM輸出數(shù)據(jù). 問：我用ctrl+c復(fù)制線時(shí)怎設(shè)置原點(diǎn)進(jìn)行復(fù)制，ctrl+v粘帖時(shí)總是以最下面一點(diǎn)和最左邊那一點(diǎn)為原點(diǎn) 答： 復(fù)制布線時(shí)與上面的MOVE MODE設(shè)置沒有任何關(guān)系,需要在右鍵菜單中選擇,這在PowerPCB軟件通教程中有專門介紹. 問：用(圖4)進(jìn)行修改線時(shí)拉起時(shí)怎總是往左邊拉起(圖5)，不知有什么辦法可以輕易想拉起左就左，右就右。答： 具體條件不明,請(qǐng)檢查一下您的DESIGN GRID,是否太大了. 問： 好不容易拉起右邊但是用(圖6)修改線怎么改怎么下面都會(huì)有一條不能和在一起，而你教程里都會(huì)好好的(圖8)答：這可能還是與您的GRID 設(shè)置有關(guān),不過沒有問題,您可以將不需要的那段線刪除.最重要的是需要找到布線的感覺,每個(gè)軟件都不相同,所以需要多練習(xí)。 問： 尊敬的老師:您好！這個(gè)圖已經(jīng)畫好了，但我只對(duì)（如圖1）一種的完全間距進(jìn)行檢查，怎么錯(cuò)誤就那么多，不知怎么改進(jìn)。請(qǐng)老師指點(diǎn)。這個(gè)圖在附件中請(qǐng)老師幫看一下，如果還有什么問題請(qǐng)指出來，本人在改進(jìn)。謝！！！！！答：請(qǐng)注意您的DRC SETUP窗口下的設(shè)置是錯(cuò)誤的,現(xiàn)在選中的SAME NET是對(duì)相同NET進(jìn)行檢查,應(yīng)該選擇NET TO ALL.而不是SAME NET有關(guān)各項(xiàng)參數(shù)的含義請(qǐng)仔細(xì)閱讀第5部教程. 問： U101元件已建好，但元件框的拐角處不知是否正確，請(qǐng)幫忙CHECK 答：元件框等可以通過修改編輯來完成。問： U102和U103元件沒建完全，在自動(dòng)建元件參數(shù)中有幾個(gè)不明白：如：SOIC--》silk screen欄下spacing from pin與outdent from first pin對(duì)應(yīng)U102和U103元件應(yīng)寫什么數(shù)值，還有這兩個(gè)元件SILK怎么自動(dòng)設(shè)置，以及SILK內(nèi)有個(gè)圓圈怎么才能畫得與該元件參數(shù)一致。 答：Spacing from pin指從PIN到SILK的Y方向的距離,outdent from first pin是第一PIN與SILK端點(diǎn)間的距離.請(qǐng)根據(jù)元件資料自己計(jì)算。
標(biāo)簽： PCB 設(shè)計(jì)問題 集錦
上傳時(shí)間： 2014-01-03
上傳用戶：Divine
這個(gè)軟件需要你的本機(jī)操作的。其他機(jī)器是算不出來的！ 就是說 一臺(tái)電腦只有一個(gè)注冊(cè)碼對(duì)應(yīng)！ 這里有個(gè)辦法： MULTISIM2001安裝方法： 一：運(yùn)行SETUP.EXE安裝。在安裝時(shí)，要重新啟動(dòng)計(jì)算機(jī)一次。 二：?jiǎn)?dòng)后在“開始>程序”中找到STARTUP項(xiàng)，運(yùn)行后，繼續(xù)進(jìn)行安裝，安裝過程中，第一次要求輸入“CODE"碼時(shí)， 輸入“PP-0411-48015-7464-32084"輸入后，會(huì)提示"VALID SERIAL NUMBER FOR MULTISIM 2001 POWER-PRO." 按確定，又會(huì)出現(xiàn)一個(gè)“feature code”框，輸入“FC-6424-04180-0044-13881”后， 在彈出的對(duì)話框中選擇“取消”，一路確定即可完成安裝。 三：1.運(yùn)行VERILOG目錄內(nèi)的SETUP安裝 2.運(yùn)行FPGA目錄內(nèi)的SETUP安裝 3.將CRACK目錄內(nèi)的LICMGR.DLL拷貝到WINDOWS系統(tǒng)的SYSTEM 目錄內(nèi) 4.并將VERILOG安裝目錄內(nèi)的同名文件刪除 5.將SILOS.LIC文件拷到VERILOG安裝目錄內(nèi)覆蓋原文件，并作如下編輯： 6.將“COMPUTER_NAME”替換為你的機(jī)器名 7.將“D:\MULTISIM\VERILOG\PATH_TO_SIMUCAD.EXE”替換為你的 實(shí)際安裝路徑。如此你便可以使用VERILOG了。 四：安裝之后，運(yùn)行MULTISIM2001,會(huì)要求輸入“RELEASE CODE",不用著急， 記下“SERIAL NUMBER"和“SIGNATURE NUMBER", 使用CRACK目錄內(nèi)的注冊(cè)器“MULTISIM KEYGEN.EXE" 將剛才記下的兩個(gè)號(hào)碼分別填入后， 即可得到"RELEASE CODE", 以后就可以正常使用了。 五：接下來運(yùn)行 database update目錄中的幾個(gè)文件， 進(jìn)行數(shù)據(jù)庫(kù)合并即可。祝你成功！！ 六：?jiǎn)?dòng)MULTISIM2001時(shí)候的注冊(cè)碼 1： PP-0411-48015-7464-32084 2： 37506-86380 3:的三個(gè)空格 1975 2711 4842 里面包含了：Multisim2001漢化破解版、Multisim.V10.0.1.漢化破解版圖解 解壓密碼：www.pp51.com
標(biāo)簽： Multisim 2001 漢化破解版 免費(fèi)下載
上傳時(shí)間： 2013-11-16
上傳用戶：天空說我在
4.asm…… 響鈴程序，輸入一個(gè)數(shù)字字符N，響鈴N次。（完成）ysk3.asm ……顯示一個(gè)星型倒三角。m1.asm ………編程將鍵盤輸入的8位無符號(hào)二進(jìn)制數(shù)轉(zhuǎn)化為十六進(jìn)制數(shù)和十進(jìn)制數(shù)，并輸出結(jié)果form.asm ……采用子程序編程按以下三種格式（██，◣，◥）打印九九乘法表：（完成）char.asm ……小寫字母a b c d ……x y z的ASCII碼分別為61H 62H 63H 64H……78H 79H 7AH, 而大寫字母A B C D ….X Y Z的ASCII碼分別為41H 42H 43H 44H …58H 59H 5AH， 使用串處理指令編程從鍵盤輸入16個(gè)字符（大小寫字母及其它字母均有）， 存入以BUF1開始的一片存儲(chǔ)區(qū)中，并將其傳送到以BUF2開始的一片存儲(chǔ)區(qū)中， 在傳送是將其中的小寫字母均改為大寫字母，并將第一個(gè)小寫字母在串中的位置 （距串頭BUF1的相對(duì)位移量）以十六進(jìn)制形式輸出。（完成）
上傳時(shí)間： 2013-12-22
上傳用戶：zhyiroy
這時(shí)manchesite編碼，VERILOG語(yǔ)言，VHDL的找本站我發(fā)的帖子
標(biāo)簽： manchesite 編碼
上傳時(shí)間： 2014-01-27
上傳用戶：gaojiao1999
求解網(wǎng)絡(luò)中的最短路徑。假設(shè)某個(gè)計(jì)算機(jī)網(wǎng)絡(luò)有n個(gè)站點(diǎn)，依次編號(hào)為1,2,…,n；有的站點(diǎn)之間有直接的線路連接（即這兩個(gè)站點(diǎn)之間沒有其它站點(diǎn)），有的站點(diǎn)之間沒有直接的線路連接。如果用三元組（i,j,f）來表示該網(wǎng)絡(luò)中的站點(diǎn)I和站點(diǎn)j之間有直接的線路連接且它們之間的距離為f 當(dāng)已知該網(wǎng)絡(luò)各站點(diǎn)之間的直接連接情況由m個(gè)三元組（i1,j1,f1）,(i2,j2,f2),…,(im,jm,fm)確定時(shí)，要求計(jì)算出對(duì)于網(wǎng)絡(luò)中任意一個(gè)站點(diǎn)g(1≤g≤n)到其余各站點(diǎn)的最短距離。
標(biāo)簽： 網(wǎng)絡(luò) 最短路徑 站點(diǎn) 計(jì)算機(jī)網(wǎng)絡(luò)
上傳時(shí)間： 2013-12-27
上傳用戶：asdkin
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
