Quick Reference for Verilog HDL
標簽： Reference Verilog Quick HDL
上傳時間： 2016-02-08
上傳用戶：時代電子小智
第一章 數字信號處理、計算、程序、算法和硬線邏輯的基本概念 第二章 Verilog HDL設計方法概述 第三章 Verilog HDL的基本語法 第四章 不同抽象級別的Verilog HDL模型 第五章 基本運算邏輯和它們的Verilog HDL模型 第六章 運算和數據流動控制邏輯 第七章 有限狀態機和可綜合風格的Verilog HDL
標簽： Verilog HDL 數字信號處理 基本概念
上傳用戶：ardager
非常號的Verilog HDL教學源碼，大家多
標簽： Verilog HDL 源碼
上傳時間： 2014-01-06
上傳用戶：plsee
pci接口的verilog原代碼,定義了pci接口所需要的全部引腳
標簽： pci verilog 接口 代碼
上傳時間： 2016-02-11
上傳用戶：jeffery
QVGA的Timing verilog 描述
標簽： verilog Timing QVGA
上傳用戶：Avoid98
verilog行為建模PDF中文版本 verilog行為建模PDF中文版本
標簽： verilog 建模 版本
上傳時間： 2014-01-27
上傳用戶：daguda
verilog結構PDF中文版本 verilog結構PDF中文版本
標簽： verilog 版本
上傳用戶：semi1981
用Verilog編寫crc校驗碼，包括8位，12位，16位，32位，非常實用
標簽： Verilog crc 編寫 校驗碼
上傳用戶：asddsd
Synchronous read write RAM verilog。經過modelsim se仿真。
標簽： Synchronous modelsim verilog write
上傳時間： 2013-12-19
上傳用戶：zhenyushaw
Content Addressable Memory 的verilog源代碼。經過modelsim仿真。
標簽： Addressable modelsim Content verilog
上傳時間： 2013-12-31
上傳用戶：czl10052678
蟲蟲下載站版權所有 京ICP備2021023401號-1
