QVGA的Timing verilog 描述
資源簡介:QVGA的Timing verilog 描述
上傳時間: 2016-02-11
上傳用戶:Avoid98
資源簡介:FPGA的存儲器代碼的VHDL,verilog描述及測試代碼
上傳時間: 2014-01-02
上傳用戶:yy541071797
資源簡介:用verilog 描述的嫡編碼(entropy coding) 應用于圖像壓縮編碼 有測試文檔
上傳時間: 2015-06-03
上傳用戶:電子世界
資源簡介:一種新的FIFO實現方法,verilog描述,通過modelsim 6.0 仿真,Quartue綜合
上傳時間: 2015-11-20
上傳用戶:qq1604324866
資源簡介:具備GMII接口和ARP協議功能的千兆以太網控制器。經過Xilinx SPATAN-III FPGA驗證, verilog描述
上傳時間: 2013-12-17
上傳用戶:manlian
資源簡介:SAP-1的硬體描述語言(使用verilog語言)
上傳時間: 2016-10-28
上傳用戶:asdkin
資源簡介:or1200開源risc cpu的verilog描述實現,cpu源代碼分析與芯片設計一書的源碼
上傳時間: 2017-02-28
上傳用戶:litianchu
資源簡介:8051內核的verilog描述,對學習EDA和處理器設計很有用的資料。
上傳時間: 2017-04-02
上傳用戶:Yukiseop
資源簡介:給予quartus II 軟件 verilog 描述的 74ls161 包含仿真波形
上傳時間: 2017-04-29
上傳用戶:aappkkee
資源簡介:FIFO的verilog描述
上傳時間: 2013-12-01
上傳用戶:llandlu
資源簡介:verilog描述的uart發射端功能實現
上傳時間: 2013-12-17
上傳用戶:exxxds
資源簡介:RAm的 verilog描述,在Quartus中驗證正確,可根據程序改成其他參數
上傳時間: 2014-01-21
上傳用戶:litianchu
資源簡介:位加法器的verilog程序與4×4 乘法器的verilog描述!!!
上傳時間: 2013-12-21
上傳用戶:ruixue198909
資源簡介:雙口RAM的verilog描述 雙口RAM的verilog描述
上傳時間: 2013-12-23
上傳用戶:xg262122
資源簡介:電梯控制程序!! verilog 描述的
上傳時間: 2014-01-25
上傳用戶:李彥東
資源簡介:SystemC片上系統設計的源代碼: 書籍介紹: SystemC是被實踐證明的優秀的系統設計描述語言,它能夠完成從系統到門級、從軟件到硬件、從設計到驗證的全部描述。SystemC 2.01已作為一個穩定的版本提交到IEEE,申請國際標準。 本書為配合清華大學電子工程系S...
上傳時間: 2014-11-29
上傳用戶:qoovoop
資源簡介:MIPS處理器的控制verilog代碼,可綜合,可仿真,屬硬件描述語言,集成電路設計代碼
上傳時間: 2016-01-06
上傳用戶:lanhuaying
資源簡介:verilog描述 年月日,小時分秒的顯示,2000~2099年的萬歷年循環 用set控制,設置狀態,按一下改變一個設置,正常顯示時,按set進入小時設置,依次是分鐘,年,月,天(天設置帶懂周變換) 在設置狀態,按一下ADJ,加一下,按cf就減1,同步修改顯示;設置狀...
上傳時間: 2016-05-30
上傳用戶:小鵬
資源簡介:這是一個關于晶震的一個verilog 源代碼,希望對新手有用
上傳時間: 2013-08-23
上傳用戶:大灰狼123456
資源簡介:arm9_fpga2_verilog是一個可以綜合的用verilog寫的arm9的ip軟核,對學習arm和FPGA開發有幫助。
上傳時間: 2013-08-23
上傳用戶:xlcky
資源簡介:是關于FPGA/URT原理的一個詳細描述.而且里面還有DDAIII實驗箱的URT驅動實現.
上傳時間: 2013-09-03
上傳用戶:xcy122677
資源簡介:普里姆(Prim)算法 (1)算法思想(2)較小紫邊集的構造(3)候選紫邊集合的修改(4)Prim算法的偽代碼描述、、、、。
上傳時間: 2013-12-30
上傳用戶:gtf1207
資源簡介:Synthesizable Verilo---syntax and semantics一本很好的關于verilog可綜合設計的參考書
上傳時間: 2015-02-16
上傳用戶:葉山豪
資源簡介:約瑟夫問題的一種描述是:編號為1,2,…,n的n個人按順時針方向圍坐一圈,沒人持有一個密碼。一開始人選一個正整數作為報數上限值m,從第一個人開始按順時針自1開始報數,報到m是停止報數。報m的人出列,將他的密碼作為新的m值,從他在順時針方向上的下一個...
上傳時間: 2014-01-14
上傳用戶:1427796291
資源簡介:—圖數據類型的實現——問題描述:圖是一種較線性表和樹更為復雜的數據結構。在圖形結構中,結點之間的關系是任意的,任意兩個數據元素之間都可能相關,因此,圖的應用非常廣泛,已滲入到諸如語言學‘邏輯學、物理、化學、電訊工程、計算機科學及數學的其它分...
上傳時間: 2015-03-13
上傳用戶:saharawalker
資源簡介:計算機網絡,按照網絡長層自頂向下的順序來描述網絡.是國外的一本優秀教材
上傳時間: 2014-07-07
上傳用戶:lanwei
資源簡介:一個很好的利用verilog編程實現的cpu程序,一定要好好利用。
上傳時間: 2015-04-20
上傳用戶:luopoguixiong
資源簡介:Lattice公司的A verilog HDL Test Bench Primer應用手冊
上傳時間: 2015-04-25
上傳用戶:宋桃子
資源簡介:該文檔以PDF文檔的格式詳細描述了HT總線的技術要點
上傳時間: 2013-12-19
上傳用戶:thesk123
資源簡介:數學分析,高等代數中矩陣特征值和特征向量的求解(C描述)
上傳時間: 2013-12-19
上傳用戶:mpquest