VERILOG實現多時鐘,可以應用于流水線.輸入CLK,輸出CLK1,CLK2,CLK3
標簽： CLK VERILOG 多時鐘 應用于
上傳時間： 2016-01-26
上傳用戶：wangchong
ps2_鍵盤控制器源碼verilog源碼，是一個不錯的代碼
標簽： verilog 源碼 ps 鍵盤控制器
上傳時間： 2013-12-28
上傳用戶：努力努力再努力
Verilog語言的書籍，非常適合學習Verilog的人
標簽： Verilog 語言 書籍
上傳用戶：ruan2570406
CPLD驅動VGA顯示器的VERILOG源代碼．
標簽： VERILOG CPLD VGA 驅動
上傳時間： 2013-12-25
上傳用戶：wang0123456789
自己編寫的串口UART發送的Verilog模塊。與FIFO連接，可以實現自動連續發送。
標簽： Verilog UART FIFO 編寫
上傳用戶：BIBI
自己編寫的串口UART的接收Verilog模塊，支持中斷和查詢方式接收，對信號的畸變適應能力強。
標簽： Verilog UART 編寫 串口
上傳時間： 2014-01-25
上傳用戶：15071087253
Read-only memory,Verilog code
標簽： Read-only Verilog memory code
上傳時間： 2013-12-18
上傳用戶：caixiaoxu26
verilog語言描述多時鐘方法?。?！強力推薦。
標簽： verilog 語言 多時鐘
上傳時間： 2016-01-27
上傳用戶：1583060504
Verilog語言的I2C總線，完整的模擬。適合做FPGA開發。
標簽： Verilog I2C 語言 總線
上傳時間： 2013-12-22
上傳用戶：manking0408
usart的verilog代碼.rar 包括很多的FPGA ip 源碼，可以直接應用 uart_vhdl.zip sl811usb包含源程序.rar mc8051_design.zip mcpu_1[1].05.zip minicpu.zip mmc_lark_original.zip
標簽： verilog usart FPGA
上傳時間： 2016-01-28
上傳用戶：R50974
蟲蟲下載站版權所有 京ICP備2021023401號-1
