pli_handbook_examples_pc verilog hdl 與C的接口的典型例子
標(biāo)簽： pli_handbook_examples_pc verilog hdl 接口
上傳時間： 2014-01-17
上傳用戶：change0329
本CD-ROM包括《Verilog-HDL實踐與應(yīng)用系統(tǒng)設(shè)計》一書中的全部例子，這些例子全部通過了驗證。第七章以后的設(shè)計實例，不僅有Verilog-HDL的例子，也附了包括VB、VC++等源程序,甚至將DLL的生成方法也詳盡地作了說明。
標(biāo)簽： Verilog-HDL CD-ROM 實踐 應(yīng)用系統(tǒng)
上傳時間： 2014-01-19
上傳用戶：lixinxiang
Verilog HDL的PLI子程序接口，用于與用戶C程序在2個方向上傳輸數(shù)據(jù)，可用xilinx ISE，quartusii或modelsim仿真，
標(biāo)簽： Verilog HDL PLI 程序接口
上傳時間： 2013-12-09
上傳用戶：kr770906
第一章 數(shù)字信號處理、計算、程序、 算法和硬線邏輯的基本概念 第二章 Verilog HDL設(shè)計方法概述 第三章 Verilog HDL的基本語法 第四章 不同抽象級別的Verilog HDL模型 第五章 基本運算邏輯和它們的Verilog HDL模型 第六章 運算和數(shù)據(jù)流動控制邏輯
標(biāo)簽： Verilog HDL 數(shù)字信號處理 基本概念
上傳時間： 2014-01-27
上傳用戶：sclyutian
是一本好書,verilog HDL,a guide to digital design and synthesis
標(biāo)簽： synthesis verilog digital design
上傳時間： 2015-07-14
上傳用戶：熊少鋒
VERILOG HDL 實際工控項目源碼 開發(fā)工具 altera quartus2
標(biāo)簽： quartus2 VERILOG altera HDL
上傳時間： 2013-12-29
上傳用戶：banyou
硬件描述語言,verilog HDL,實現(xiàn)了解碼器的設(shè)計
標(biāo)簽： verilog HDL 硬件描述語言 解碼器
上傳時間： 2013-12-22
Verilog HDL語言編寫的5分頻電路。采用兩路時鐘相邏輯作用產(chǎn)生。
標(biāo)簽： Verilog HDL 語言 編寫
上傳時間： 2015-07-18
上傳用戶：yulg
Verilog HDL編寫的串并轉(zhuǎn)換。采用iout類型口。包含源文件和測試文件。用Modsim編譯。
標(biāo)簽： Verilog Modsim iout HDL
上傳時間： 2014-01-15
上傳用戶：lanwei
回溯演算法解迷宮問題-VB 本代碼是回溯演算法的非常經(jīng)典的例子，可以做遊戲作簡單參考
標(biāo)簽： 算法 VB
上傳用戶：helmos
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
