基于Verilog HDL的電梯系統(tǒng)設(shè)計(jì)
標(biāo)簽： Verilog HDL 電梯 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2015-11-22
上傳用戶：Divine
用Verilog HDL硬件描述語言實(shí)現(xiàn)多人搶答器功能，有計(jì)時(shí)，計(jì)分，報(bào)警等功能。
標(biāo)簽： verilog hdl 硬件描述語言 搶答器
上傳時(shí)間： 2015-11-25
上傳用戶：1427796291
本書從實(shí)際的角度介紹了硬件描述語言Verilog-HDL。通過動(dòng)手實(shí)踐體驗(yàn)其語法結(jié)構(gòu)、功能等內(nèi)涵
標(biāo)簽： Verilog-HDL 角度 硬件描述語言 實(shí)踐
上傳時(shí)間： 2014-08-04
上傳用戶：xuanjie
1024點(diǎn)fft Verilog HDL
標(biāo)簽： verilog 1024 fft hdl
上傳時(shí)間： 2013-12-25
上傳用戶：redmoons
Verilog HDL程序設(shè)計(jì)教程，非常實(shí)用，對(duì)學(xué)習(xí)Verilog非常有用。
標(biāo)簽： Verilog HDL 程序設(shè)計(jì) 教程
上傳時(shí)間： 2014-01-06
上傳用戶：妄想演繹師
Verilog HDL coding DDR sdram control for fpga
標(biāo)簽： verilog control coding sdram
上傳時(shí)間： 2013-12-17
上傳用戶：wangchong
該代碼中有不少關(guān)于學(xué)習(xí)Verilog HDL的例子,對(duì)初學(xué)者有幫助
標(biāo)簽： verilog HDL 代碼 初學(xué)者
上傳時(shí)間： 2013-12-19
上傳用戶：asdkin
Verilog HDL課件，有常見問題說明
標(biāo)簽： Verilog HDL
上傳時(shí)間： 2013-12-21
上傳用戶：sdq_123
Verilog HDL的標(biāo)準(zhǔn)，比較詳細(xì)的語法說明
標(biāo)簽： Verilog HDL 標(biāo)準(zhǔn)
上傳時(shí)間： 2015-12-15
上傳用戶：xsnjzljj
臺(tái)灣Verilog HDL硬件描述性語言，適合有基礎(chǔ)的人
標(biāo)簽： verilog hdl 硬件 語言
上傳時(shí)間： 2014-01-09
上傳用戶：13681659100
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
