Verilog HDL picoblaze07.3.20
上傳時間： 2015-09-26
上傳用戶：zyt
基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219數碼管顯示芯片、4X4矩陣鍵盤、TDA2822功放芯片及揚聲器等實現了《電子線路設計• 測試• 實驗》課程中多功能數字鐘實驗所要求的所有功能和其它一些擴展功能。包括：基本功能——以數字形式顯示時、分、秒的時間，小時計數器為同步24進制，可手動校時、校分；擴展功能——仿廣播電臺正點報時，任意時刻鬧鐘（選做），自動報整點時數（選做）；其它擴展功能——顯示年月日（能處理大月小月，可手動任意設置年月日），秒表（包括開始、暫停和清零）。
標簽： Cyclone Verilog Altera 144C
上傳時間： 2015-09-27
上傳用戶：1051290259
Verilog HDL教程135例，例子很好，對新學的很有幫助
上傳時間： 2015-09-30
上傳用戶：moshushi0009
viterbi decoder , use Verilog HDL language.
標簽： language viterbi decoder verilog
上傳時間： 2015-10-06
上傳用戶：lili123
Verilog HDL: Magnitude For a vector (a,b), the magnitude representation is the following: A common approach to implementing these arithmetic functions is to use the Coordinate Rotation Digital Computer (CORDIC) algorithm. The CORDIC algorithm calculates the trigonometric functions of sine, cosine, magnitude, and phase using an iterative process. It is made up of a series of micro-rotations of the vector by a set of predetermined constants, which are powers of two. Using binary arithmetic, this algorithm essentially replaces multipliers with shift and add operations. In a Stratix™ device, it is possible to calculate some of these arithmetic functions directly, without having to implement the CORDIC algorithm.
標簽： representation Magnitude the magnitude
上傳時間： 2013-12-24
上傳用戶：金宜
fifo Verilog HDL 源程序
上傳時間： 2014-01-01
上傳用戶：我干你啊
Verilog-HDL編寫規范-非常全,非常適合初學者
標簽： Verilog-HDL 編寫 初學者
上傳時間： 2013-12-22
上傳用戶：aappkkee
Verilog HDL語言在FPGA實現中的存儲器的使用詳細說明
上傳時間： 2014-10-14
上傳用戶：litianchu
256Mbits (x8) 528 Bytes Page, NAND Flash Memory Verilog HDL Model User Manual
標簽： Verilog Manual Memory Mbits
上傳時間： 2013-12-11
上傳用戶：bakdesec
《Verilog HDL 程序設計教程》2
上傳時間： 2015-11-12
上傳用戶：lindor
