国产精品久久久久桃色tv,欧美日韩久久久,美女精品导航

Verilog-<b>HDL</b>

用c開發(fā)的B+樹索引結構,能實現(xiàn)B+樹基本的查找,刪除,搜索功能

用c開發(fā)的B+樹索引結構,能實現(xiàn)B+樹基本的查找,刪除,搜索功能

標簽： 樹刪除搜索索引

上傳時間： 2014-10-29

上傳用戶：731140412
Hishop 是一款強勁的B2C的網(wǎng)上購物軟件,利用它我們能建立起強勁的、自由的、安全的購物平臺.系統(tǒng)由C#及SqlServer開發(fā), 是B/S(瀏覽器/服務器)結構的asp.net程序. His

Hishop 是一款強勁的B2C的網(wǎng)上購物軟件,利用它我們能建立起強勁的、自由的、安全的購物平臺.系統(tǒng)由C#及SqlServer開發(fā), 是B/S(瀏覽器/服務器)結構的asp.net程序. Hishop有四個版本,分別適用于大型及中小型的網(wǎng)上商場.它們分別是 Hishop 商城高級版、Hishop 商城標準版、Hishp 專營高級版、Hishop 專營標準版. 其中的專營高級版和專營標準版又按商品及分類數(shù)量分了多種版本. 價格從幾百元到幾千元不等,滿足各類用戶的需要!

標簽： SqlServer Hishop B2C His

上傳時間： 2014-01-21

上傳用戶：jennyzai
Haskell 中文教程1-3章(flw譯) 純粹的函數(shù)型編程語言。以著名邏輯學家 Haskell B. Curry 的名字命名。最初的目的是想要設計出滿足下面這些要求的語言： 1

Haskell 中文教程1-3章(flw譯) 純粹的函數(shù)型編程語言。以著名邏輯學家 Haskell B. Curry 的名字命名。最初的目的是想要設計出滿足下面這些要求的語言： 1，它必須能夠適合教學、研究、應用開發(fā)，包括一些大系統(tǒng)的構造。 2，它必須能夠使用形式語言來準確描述。 3，它必須是自由免費的，任何人只要愿意都可以獲取、使用和再次發(fā)布它。 4，它必須建立在大家一致認可的基礎上。 5，它應該能夠消除目前的函數(shù)型編程語言的差異。

標簽： Haskell B. Curry flw

上傳時間： 2014-01-10

上傳用戶：685
排序算法、字典和B-樹的C++語言實現(xiàn) 代碼內(nèi)容包括以下算法： qui.c sort: quicksort qsort.c sort: qsort ins.c sort: insert

排序算法、字典和B-樹的C++語言實現(xiàn) 代碼內(nèi)容包括以下算法： qui.c sort: quicksort qsort.c sort: qsort ins.c sort: insert sort shl.c sort: shell sort has.c dictionary: hash tables bin.c dictionary: binary tree rbt.c dictionary: red-black trees skl.c dictionary: skip lists ext.c external sort btr.c btree 語言 C++ 編譯平臺 Visual C++ 作者 Thomas Niemann 備注來自Sorting and Searching Algorithms:A Cookbook

標簽： sort qsort quicksort insert

上傳時間： 2013-12-15

上傳用戶：silenthink
用cpld實現(xiàn)曼徹斯特編碼用verilog HDL進行曼徹斯特編碼

用cpld實現(xiàn)曼徹斯特編碼用verilog HDL進行曼徹斯特編碼，用于通信中

標簽： verilog cpld HDL 曼徹斯特編碼

上傳時間： 2015-05-02

上傳用戶：chenbhdt
異步FIFO控制器的設計主要用于異步先進先出控制器的設計。所用語言Verilog HDL.

異步FIFO控制器的設計主要用于異步先進先出控制器的設計。所用語言Verilog HDL.

標簽： Verilog FIFO HDL 控制器

上傳時間： 2014-11-05

上傳用戶：bjgaofei
D觸發(fā)器的設計主要用在時序電路中。所用語言為Verilog HDL.

D觸發(fā)器的設計主要用在時序電路中。所用語言為Verilog HDL.

標簽： Verilog HDL D觸發(fā)器時序電路

上傳時間： 2014-06-23

上傳用戶：ywqaxiwang
用一位全加器組成四位全加器. 所用語言是Verilog HDL. 主要用在加法器的設計中。

用一位全加器組成四位全加器. 所用語言是Verilog HDL. 主要用在加法器的設計中。

標簽： Verilog HDL 全加器語言

上傳時間： 2015-05-02

上傳用戶：zukfu
指令譯碼電路的設計。主要用在數(shù)字電路的設計中。所用語言為Verilog HDL.

指令譯碼電路的設計。主要用在數(shù)字電路的設計中。所用語言為Verilog HDL.

標簽： Verilog HDL 指令譯碼電路

上傳時間： 2015-05-02

上傳用戶：h886166
做的有關DSP+Mp3+U B+FAT12的所有源程序

做的有關DSP+Mp3+U B+FAT12的所有源程序，DSP用的是ti5416

標簽： DSP FAT 12 Mp

上傳時間： 2013-12-26

上傳用戶：CHENKAI

主站蜘蛛池模板：正安县| 镶黄旗| 莎车县| 富阳市| 嘉义县| 瓮安县| 夏邑县| 岳西县| 井冈山市| 鄂托克旗| 富顺县| 大渡口区| 博罗县| 南充市| 梅河口市| 大洼县| 宜州市| 南安市| 额济纳旗| 凤翔县| 永城市| 齐河县| 崇左市| 松潘县| 迁安市| 黄大仙区| 顺昌县| 普洱| 新丰县| 卓尼县| 巴马| 辽中县| 西吉县| 镇沅| 嵊泗县| 砀山县| 汤原县| 澜沧| 江陵县| 锡林郭勒盟| 福建省|