本文列舉了大量的基本電路的Verilog HDL 代碼，使初學(xué)者能夠迅速熟悉基本的HDL 建模；同時(shí)也列舉了一些常用電路的代碼，作為設(shè)計(jì)者的指導(dǎo)。
標(biāo)簽： Verilog 基本電路 設(shè)計(jì)指導(dǎo)
上傳時(shí)間： 2013-11-02
上傳用戶：linyao
verilog語(yǔ)法規(guī)則適合初學(xué)者，避免很多錯(cuò)誤。
標(biāo)簽： verilog 法規(guī)
上傳時(shí)間： 2014-07-15
上傳用戶：arnold
第二講：掌握Verilog的設(shè)計(jì)利器
標(biāo)簽： Verilog
上傳時(shí)間： 2013-10-21
上傳用戶：大融融rr
十個(gè)練習(xí)讓你學(xué)會(huì)Verilog語(yǔ)言
標(biāo)簽： Verilog 語(yǔ)言
上傳時(shí)間： 2015-01-01
上傳用戶：rlgl123
本書(shū)是介紹Verilog HDL入門的教材，希望對(duì)各位朋友有用
標(biāo)簽： Verilog HDL 教材
上傳用戶：gtzj
算法設(shè)計(jì)到硬件邏輯的實(shí)現(xiàn) - 實(shí)驗(yàn)練習(xí)與Verilog語(yǔ)法手冊(cè)
標(biāo)簽： Verilog 算法設(shè)計(jì) 硬件 實(shí)驗(yàn)
上傳時(shí)間： 2013-10-30
上傳用戶：012345
verilog的76個(gè)例子
標(biāo)簽： verilog 源碼
上傳用戶：jdm439922924
verilog設(shè)計(jì)實(shí)例
標(biāo)簽： verilog 100
上傳用戶：遠(yuǎn)遠(yuǎn)ssad
Verilog HDL 黑金資料
標(biāo)簽： Verilog HDL
上傳時(shí)間： 2013-10-31
上傳用戶：xy@1314
verilog很好的教材
標(biāo)簽： verilog 華為 教程
上傳時(shí)間： 2013-11-01
上傳用戶：一諾88
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
