Verilog HDL語言在FPGA實現(xiàn)中的存儲器的使用詳細(xì)說明
標(biāo)簽： Verilog FPGA HDL 語言
上傳時間： 2014-10-14
上傳用戶：litianchu
【原創(chuàng)】生成各個子模塊verilog文件的頂層文件，自動完成模塊的互連。減少冗余的繁瑣的勞動。提高工作效率。
標(biāo)簽： verilog 子模塊
上傳時間： 2013-12-24
上傳用戶：zhaiyanzhong
256Mbits (x8) 528 Bytes Page, NAND Flash Memory Verilog HDL Model User Manual
標(biāo)簽： Verilog Manual Memory Mbits
上傳時間： 2013-12-11
上傳用戶：bakdesec
VHDL和Verilog代碼互轉(zhuǎn)工具,對EDA工程人員會有很大的幫助.
標(biāo)簽： Verilog VHDL EDA 代碼
上傳時間： 2014-09-04
上傳用戶：蟲蟲蟲蟲蟲蟲
用Verilog實現(xiàn)QPSK中的差分,擾碼,串并,解差分,解擾碼,解串并,用MUXPLUS2進(jìn)行仿真
標(biāo)簽： MUXPLUS2 Verilog QPSK 差分
上傳時間： 2013-12-14
上傳用戶：nairui21
SDRAM控制器Verilog員代碼，數(shù)據(jù)鏈路模塊，完成和頂層模塊的數(shù)據(jù)交換
標(biāo)簽： Verilog SDRAM 控制器 代碼
上傳時間： 2014-01-13
上傳用戶：mhp0114
SDRAM控制器Verilog員代碼，控制接口模塊，完成和頂層模塊的控制命令的傳遞
上傳用戶：fxf126@126.com
SDRAM控制器Verilog員代碼，命令生成模塊，完成SDRAM控制接口命令的生成
上傳時間： 2014-01-03
上傳用戶：thuyenvinh
一個verilog代碼，該代碼很適合初學(xué)者熟悉FPGA的開發(fā)流程，主要功能為實現(xiàn)七段代碼管的顯示，主要針對xilinx公司spartan3系列的FPGA
標(biāo)簽： verilog 代碼
上傳時間： 2014-01-05
上傳用戶：一諾88
system verilog LRM 3.1
標(biāo)簽： verilog system LRM 3.1
上傳時間： 2013-12-19
上傳用戶：sjyy1001
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
