一個verilog代碼,該代碼很適合初學(xué)者熟悉FPGA的開發(fā)流程,主要功能為實(shí)現(xiàn)七段代碼管的顯示,主要針對xilinx公司spartan3系列的FPGA
資源簡介:一個verilog代碼,該代碼很適合初學(xué)者熟悉FPGA的開發(fā)流程,主要功能為實(shí)現(xiàn)七段代碼管的顯示,主要針對xilinx公司spartan3系列的FPGA
上傳時間: 2014-01-05
上傳用戶:一諾88
資源簡介:FPGA開發(fā)板上寫的verilog代碼:\r\n功能是從電腦端發(fā)送一個字節(jié),然后把它接收回來。\r\n
上傳時間: 2013-08-15
上傳用戶:copu
資源簡介:還是一個verilog原代碼,可以在modelsim下運(yùn)行,強(qiáng)烈推薦下載
上傳時間: 2015-05-14
上傳用戶:亞亞娟娟123
資源簡介:這個verilog代碼是一個輸入輸出經(jīng)典的例子。大家一起參考。
上傳時間: 2015-09-27
上傳用戶:爺?shù)臍赓|(zhì)
資源簡介:一個好用的經(jīng)過FPGA驗(yàn)證的i2c_slave verilog代碼。
上傳時間: 2015-12-09
上傳用戶:shinesyh
資源簡介:一個完整的通過IIC總線控制Dallas公司的溫度傳感芯片DS1631采集溫度數(shù)據(jù)的verilog代碼
上傳時間: 2014-01-03
上傳用戶:LIKE
資源簡介:一個實(shí)現(xiàn)簡單的數(shù)字鎖相環(huán)verilog代碼,本人借鑒網(wǎng)上現(xiàn)有的代碼后經(jīng)修改在Cyclone II上調(diào)通實(shí)現(xiàn),里面有ModelSim仿真成功的波形圖
上傳時間: 2014-01-22
上傳用戶:003030
資源簡介:這是一個通用可編程接口的verilog代碼,可以設(shè)置觸發(fā)條件,設(shè)置為電平方式、邊沿方式。可以屏蔽不用的口。
上傳時間: 2014-12-07
上傳用戶:luke5347
資源簡介:一個QEP電路的verilog代碼。輸入信號是光電編碼器的A相和B相信號和一個處理時鐘,輸出的是計(jì)數(shù)信號和方向信號。
上傳時間: 2014-01-21
上傳用戶:wangdean1101
資源簡介:這是一個FIFO_Buffer的verilog代碼.
上傳時間: 2014-02-18
上傳用戶:hewenzhi
資源簡介:FPGA開發(fā)板上寫的verilog代碼: 功能是從電腦端發(fā)送一個字節(jié),然后把它接收回來。
上傳時間: 2013-12-14
上傳用戶:bruce
資源簡介:一個verilog寫的控制LED的FPGA的代碼。
上傳時間: 2017-03-02
上傳用戶:妄想演繹師
資源簡介:這是一個Quartus的工程文件和verilog代碼,講如何把memory 變成vector
上傳時間: 2017-03-07
上傳用戶:趙云興
資源簡介:這是我同學(xué)在上海交大實(shí)習(xí)的時候做的一個單片機(jī)的verilog代碼實(shí)現(xiàn),希望對大家有幫助
上傳時間: 2014-01-05
上傳用戶:aa17807091
資源簡介:強(qiáng)調(diào)verilog代碼編寫規(guī)范,經(jīng)常是一個不太受歡迎的話題,但卻是非常有必要的。 每個代碼編寫者都有自己的編寫習(xí)慣,而且都喜歡按照自己的習(xí)慣去編寫
上傳時間: 2015-05-12
上傳用戶:13160677563
資源簡介:ddr verilog代碼,實(shí)現(xiàn)DDR內(nèi)存控制,是一個高效率的程序
上傳時間: 2016-01-11
上傳用戶:我干你啊
資源簡介:verilog代碼集錦,有需要的看看,對初學(xué)者很有價值的
上傳時間: 2013-04-24
上傳用戶:afeiafei309
資源簡介:幾個較基礎(chǔ)和實(shí)用的verilog代碼,適于初學(xué)者使用
上傳時間: 2013-04-24
上傳用戶:Amygdala
資源簡介:verilog 代碼,讀寫SDRAM 不帶仿真,需要自己編寫測試文件
上傳時間: 2013-08-13
上傳用戶:zh_901
資源簡介:這是一個關(guān)于晶震的一個verilog 源代碼,希望對新手有用
上傳時間: 2013-08-23
上傳用戶:大灰狼123456
資源簡介:pc104接口的verilog代碼,僅供參考
上傳時間: 2013-09-03
上傳用戶:chukeey
資源簡介:FIFO的verilog代碼
上傳時間: 2013-11-22
上傳用戶:不懂夜的黑
資源簡介:FIFO的verilog代碼
上傳時間: 2013-12-22
上傳用戶:ccxzzhm
資源簡介:一個統(tǒng)計(jì)代碼行的很簡單很適用的小工具
上傳時間: 2014-01-12
上傳用戶:wangzhen1990
資源簡介:這是一個數(shù)據(jù)庫代碼
上傳時間: 2015-01-15
上傳用戶:lacsx
資源簡介:很酷的一個計(jì)算器代碼
上傳時間: 2015-01-19
上傳用戶:我干你啊
資源簡介:一個JSP代碼,有關(guān)投票
上傳時間: 2014-11-27
上傳用戶:dongbaobao
資源簡介:PCI總線仲裁參考設(shè)計(jì)verilog代碼
上傳時間: 2013-12-26
上傳用戶:妄想演繹師
資源簡介:51的verilog代碼!適用于Xilinx的FPGA
上傳時間: 2015-02-04
上傳用戶:lijianyu172
資源簡介:編譯原理詞法分析的一個小代碼
上傳時間: 2015-02-19
上傳用戶:tfyt