數(shù)字電子鐘的Verilog HDL語(yǔ)言描述。
標(biāo)簽： Verilog HDL 數(shù)字電子鐘 語(yǔ)言
上傳時(shí)間： 2014-01-12
上傳用戶：shawvi
EDA開發(fā)教程,初學(xué)者的寶典!主要講述了verilog HDL編程方法,非常適合初學(xué)Verilog者.
標(biāo)簽： verilog Verilog EDA HDL
上傳時(shí)間： 2013-12-19
上傳用戶：pinksun9
Design Testbenches in Verilog HDL language.
標(biāo)簽： Testbenches language Verilog Design
上傳時(shí)間： 2017-05-04
上傳用戶：zhaiye
Design FSM using Verilog HDL.
標(biāo)簽： Verilog Design using FSM
上傳用戶：lili123
4位數(shù)字頻率計(jì)的verilog HDL設(shè)計(jì)，精度比較準(zhǔn)的
標(biāo)簽： verilog HDL 數(shù)字頻率計(jì)
上傳時(shí)間： 2014-01-06
上傳用戶：shus521
用verilog HDL寫的VGA驅(qū)動(dòng)，在FPGA上實(shí)測(cè)可用（實(shí)際上是別人的勞動(dòng)成果，呵呵）。
標(biāo)簽： verilog HDL VGA 驅(qū)動(dòng)
上傳時(shí)間： 2014-01-15
上傳用戶：1966640071
Verilog HDL 的快速入門，是網(wǎng)頁(yè)格式。非常實(shí)用，包括語(yǔ)法、運(yùn)算符等方面。
標(biāo)簽： Verilog HDL 快速入門
上傳時(shí)間： 2017-05-22
上傳用戶：ls530720646
基于Verilog HDL的SPI代碼，可在FPGA上實(shí)現(xiàn)SPI接口，請(qǐng)大家參考
標(biāo)簽： Verilog HDL SPI 代碼
上傳時(shí)間： 2017-05-24
上傳用戶：www240697738
FPGA開發(fā)板配套Verilog HDL代碼。芯片為Mars EP1C6F。是基礎(chǔ)實(shí)驗(yàn)的源碼。包括加法器、減法器、乘法器、多路選擇器等。
標(biāo)簽： Verilog EP1C6F FPGA Mars
上傳時(shí)間： 2014-11-10
上傳用戶：15736969615
精通verilog HDL語(yǔ)言編程的一個(gè)不錯(cuò)的cpu 代碼
標(biāo)簽： verilog HDL cpu 語(yǔ)言編程
上傳時(shí)間： 2013-12-02
上傳用戶：拔絲土豆
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<bdo id="ikuea"></bdo>
