專輯類-國(guó)標(biāo)類相關(guān)專輯-313冊(cè)-701M IEEE-802.1q協(xié)議.pdf
上傳時(shí)間: 2013-04-24
上傳用戶:wangrong
很棒的Verilog硬件描述語言學(xué)習(xí)資料。 推薦下載!!!
標(biāo)簽: Verilog
上傳時(shí)間: 2013-06-23
上傳用戶:1101055045
verilog數(shù)字系統(tǒng)設(shè)計(jì)-夏宇聞教材.rar
標(biāo)簽: verilog 數(shù)字系統(tǒng)設(shè)計(jì) 教材
上傳時(shí)間: 2013-08-04
上傳用戶:yanqie
近幾年來,OFDM(Orthogonal Frequency Division Multiplexing)技術(shù)引起了人們的廣泛注意,根據(jù)這項(xiàng)新技術(shù),很多相關(guān)協(xié)議被提出來。其中WiMax(Wireless MetropolitanArea Networks)代表空中接口滿足IEEE 802.16標(biāo)準(zhǔn)的寬帶無線通信系統(tǒng),IEEE標(biāo)準(zhǔn)在2004年定義了空中接口的物理層(PHY),即802.16d協(xié)議。該協(xié)議規(guī)定數(shù)據(jù)傳輸采用突發(fā)模式,調(diào)制方式采用OFDM技術(shù),傳輸速率較高且實(shí)現(xiàn)方便、成本低廉,已經(jīng)成為首先推廣應(yīng)用的商業(yè)化標(biāo)準(zhǔn)。 本文主要對(duì)IEEE802.16d OFDM系統(tǒng)物理層進(jìn)行研究,并在XILINX公司的Virtexpro II芯片上實(shí)現(xiàn)了基帶算法。 首先討論了OFDM基本原理及其關(guān)鍵技術(shù)。根據(jù)IEEE802.16d OFDM系統(tǒng)的物理層發(fā)送端流程搭建了基帶仿真鏈路,利用MATLAB/SIMULINK仿真了OFDM系統(tǒng)在有無循環(huán)前綴(CP)、多徑數(shù)目不同等情況下的性能變化。由于同步算法和信道估計(jì)算法計(jì)算量都很大,為了找到適合采用FPGA實(shí)現(xiàn)的算法,分析了同步誤差和不同信道估計(jì)算法對(duì)接收信號(hào)的影響,并結(jié)合計(jì)算量的大小提出了一種新的聯(lián)合同步算法,以及得出了LS信道估計(jì)算法最適合802.16d系統(tǒng)的結(jié)論。 其次,完成了基帶發(fā)射機(jī)和接收機(jī)的FPGA硬件電路實(shí)現(xiàn)。為了使系統(tǒng)的時(shí)鐘頻率更高,采用了流水線的結(jié)構(gòu)。設(shè)計(jì)中采用編寫Verilog程序和使用IP核相結(jié)合的辦法,實(shí)現(xiàn)了新的聯(lián)合同步算法,并且通過簡(jiǎn)化結(jié)構(gòu),避免了信道估計(jì)算法中的繁瑣除法。利用ISE9. 2i和Modelsim6.Oc軟件平臺(tái)對(duì)程序進(jìn)行設(shè)計(jì)、綜合和仿真,并將仿真結(jié)果和MATLAB軟件計(jì)算結(jié)果相對(duì)比。結(jié)果表明,采用16位數(shù)據(jù)總線可達(dá)到理想的精度。 最后,采用串口通信的方式對(duì)基帶系統(tǒng)進(jìn)行了驗(yàn)證。通過串口通信從功能上表明該系統(tǒng)確實(shí)可行。 關(guān)鍵詞:IEEE802. 16d; OFDM; 同步;信道估計(jì);基帶系統(tǒng)
上傳時(shí)間: 2013-07-31
上傳用戶:1757122702
矩陣運(yùn)算是描述許多工程問題中不可缺少的數(shù)學(xué)關(guān)系,矩陣運(yùn)算具有執(zhí)行效率好、速度快、集成度高等優(yōu)點(diǎn),并且隨著動(dòng)態(tài)可配置技術(shù)的發(fā)展,靈活性也有了很大的提高。因此,尋找矩陣運(yùn)算的高速實(shí)現(xiàn)方法是具有很大的現(xiàn)實(shí)意義,能夠?yàn)楦咚龠\(yùn)算應(yīng)用提供技術(shù)支持。 為了提高研究成果的實(shí)用性與商用性,本文主要針對(duì)某種體積小、運(yùn)算速度和性能要求很高的特殊場(chǎng)合設(shè)計(jì)并實(shí)現(xiàn)基于FPGA的矩陣運(yùn)算功能。通過系統(tǒng)地研究FPGA功能結(jié)構(gòu)、設(shè)計(jì)原理、DSP接口、IEEE-754標(biāo)準(zhǔn),深入學(xué)習(xí)浮點(diǎn)數(shù)及矩陣的基礎(chǔ)運(yùn)算以及硬件編程語言等內(nèi)容,根據(jù)矩陣運(yùn)算的特點(diǎn)和原理,討論了硬件設(shè)計(jì)方面重點(diǎn)對(duì)具體核心器件結(jié)構(gòu)、特點(diǎn)以及有關(guān)FPGA的設(shè)計(jì)流程和控制器Verilog HDL硬件編程語言代碼方面內(nèi)容,確定了基于FPGA浮點(diǎn)運(yùn)算及矩陣運(yùn)算單元的Verilog HDL設(shè)計(jì)方法,在Quartus II平臺(tái)上對(duì)其仿真、記錄運(yùn)算結(jié)果,并對(duì)采集到的數(shù)據(jù)結(jié)果進(jìn)行了深入分析與總結(jié)。 本設(shè)計(jì)通過幾種矩陣算法利用FPGA和MATLAB分別進(jìn)行了實(shí)現(xiàn)測(cè)試,驗(yàn)證了設(shè)計(jì)結(jié)果的正確性,證明了本設(shè)計(jì)中矩陣運(yùn)算速率的實(shí)用性與高效性,提高了系統(tǒng)資源利用率和系統(tǒng)可靠性,為今后在工程、軍事、通訊等生產(chǎn)生活各個(gè)領(lǐng)域應(yīng)用打下良好基礎(chǔ)。
上傳時(shí)間: 2013-07-07
上傳用戶:xuanjie
這是華為內(nèi)部的Verilog培訓(xùn)資料,與大家共享啊!!!
上傳時(shí)間: 2013-04-24
上傳用戶:xauthu
一種流水線CPU的verilog源代碼,里面有各個(gè)模塊的源代碼,希望對(duì)大家有幫助
上傳時(shí)間: 2013-07-14
上傳用戶:xymbian
夏宇聞-Verilog經(jīng)典教程,介紹簡(jiǎn)單而實(shí)用,設(shè)計(jì)人員使用方便。
上傳時(shí)間: 2013-07-13
上傳用戶:tedo811
verilog代碼集錦,有需要的看看,對(duì)初學(xué)者很有價(jià)值的
上傳時(shí)間: 2013-04-24
上傳用戶:afeiafei309
這是曼徹斯特編碼的Verilog部分的源代碼程序,希望能夠?qū)Υ蠹矣兴鶐椭丁?/p>
上傳時(shí)間: 2013-06-01
上傳用戶:leixinzhuo
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1