91精品国产一区二区三区蜜臀,亚洲乱码国产乱码精品精98午夜,综合久久婷婷

Verilog

VerilogHDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。VerilogHDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀(jì)80年代中期開發(fā)出來的。前者由GatewayDesignAutomation公司（該公司于1989年被Cadence公司收購）開發(fā)。兩種HDL均為IEEE標(biāo)準(zhǔn)。[1]

fpga-jpeg-Verilog在fpga平臺使用Verilog語言進(jìn)行jpeg算法實現(xiàn)

fpga-jpeg-Verilog在fpga平臺使用Verilog語言進(jìn)行jpeg算法實現(xiàn)

標(biāo)簽： fpga-jpeg-Verilog Verilog fpga jpeg

上傳時間： 2013-08-28

上傳用戶：zoudejile
Verilog實現(xiàn)的DDS正弦信號發(fā)生器和測頻測相模塊

Verilog實現(xiàn)的DDS正弦信號發(fā)生器和測頻測相模塊，DDS模塊可產(chǎn)生兩路頻率和相位差均可預(yù)置調(diào)整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測量的數(shù)據(jù)通過引腳傳輸給單片機(jī)，單片機(jī)進(jìn)行計算和顯示。

標(biāo)簽： Verilog DDS 正弦信號發(fā)生器模塊

上傳時間： 2013-08-28

上傳用戶：asdfasdfd
Verilog HDL 編寫的PWM

Verilog HDL 編寫的PWM，是初學(xué)CPLD者入門Z資源，epm7128stc100-10

標(biāo)簽： Verilog HDL PWM 編寫

上傳時間： 2013-08-30

上傳用戶：aa54
dds設(shè)計，生成多種波形，Verilog語言

dds設(shè)計，花了一個星期做的,Verilog寫的，可生成多種波形，頻率范圍可上M,性能不錯。

標(biāo)簽： Verilog dds 波形語言

上傳時間： 2013-08-30

上傳用戶：wentianyou
用Verilog實現(xiàn)基于FPGA的通用分頻器

用Verilog實現(xiàn)基于FPGA的通用分頻器

標(biāo)簽： Verilog FPGA 分頻器

上傳時間： 2013-08-30

上傳用戶：xingyuewubian
Verilog 編寫的I2c協(xié)議程序

Verilog 編寫的I2c協(xié)議程序，用于cpld讀寫EEPROM

標(biāo)簽： Verilog I2c 編寫協(xié)議

上傳時間： 2013-08-31

上傳用戶：csgcd001
實現(xiàn)音樂播放的FPGA的實驗源碼（Verilog語言）

這是一個FPGA的實驗源碼，可以實現(xiàn)對一段音樂的播放。用Verilog語言編寫的，對初學(xué)者會有一定的幫助。

標(biāo)簽： Verilog FPGA 音樂播放實驗

上傳時間： 2013-09-01

上傳用戶：13215175592
基于Verilog HDL語言的FPGA源程序

本原碼是基于Verilog HDL語言的FPGA原程序，主要用于測頻率，特點主要是可以更快地測頻。實時性更高。

標(biāo)簽： Verilog FPGA HDL 語言

上傳時間： 2013-09-01

上傳用戶：1417818867
采用Verilog語言,實現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲起來

采用Verilog語言,實現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲起來

標(biāo)簽： Verilog FPGA 語言控制

上傳時間： 2013-09-01

上傳用戶：喵米米米
pc104接口的Verilog代碼

pc104接口的Verilog代碼，僅供參考

標(biāo)簽： Verilog 104 pc 接口

上傳時間： 2013-09-03

上傳用戶：chukeey

主站蜘蛛池模板：曲水县| 千阳县| 沂南县| 田东县| 新津县| 古交市| 贵溪市| 陈巴尔虎旗| 雷州市| 泰州市| 台中市| 水城县| 寿阳县| 古浪县| 原平市| 永安市| 垣曲县| 仪陇县| 鹤峰县| 昔阳县| 大庆市| 乐清市| 义马市| 桂林市| 垣曲县| 浦江县| 怀集县| 建水县| 佛学| 通州市| 永城市| 若尔盖县| 灵寿县| 贡觉县| 铁岭市| 定日县| 华容县| 常山县| 岱山县| 禹城市| 高要市|

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

Verilog

fpga-jpeg-Verilog在fpga平臺使用Verilog語言進(jìn)行jpeg算法實現(xiàn)

Verilog實現(xiàn)的DDS正弦信號發(fā)生器和測頻測相模塊

Verilog HDL 編寫的PWM

dds設(shè)計，生成多種波形，Verilog語言

用Verilog實現(xiàn)基于FPGA的通用分頻器

Verilog 編寫的I2c協(xié)議程序

實現(xiàn)音樂播放的FPGA的實驗源碼（Verilog語言）

基于Verilog HDL語言的FPGA源程序

采用Verilog語言,實現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲起來

pc104接口的Verilog代碼