<nav id="qiiyg"></nav>
《數(shù)字系統(tǒng)設(shè)計(jì)與VerilogHDl》 闡述數(shù)字系統(tǒng)設(shè)計(jì)方法，重點(diǎn)對(duì)用vhdl設(shè)計(jì)開(kāi)發(fā)常用的數(shù)字電路和數(shù)字系統(tǒng)進(jìn)行具體闡述，配合大量設(shè)計(jì)實(shí)例。
標(biāo)簽： VerilogHDl 數(shù)字系統(tǒng)設(shè)計(jì) 數(shù)字系統(tǒng) 設(shè)計(jì)方法
上傳時(shí)間： 2013-12-28
上傳用戶(hù)：zhaoq123
SRAM IDT71V416的VerilogHDl仿真模型源碼文件
標(biāo)簽： VerilogHDl SRAM V416 IDT
上傳時(shí)間： 2014-01-12
上傳用戶(hù)：lmeeworm
夏宇聞著作：從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn),一共有九章的內(nèi)容,主要是關(guān)于VerilogHDl東西
標(biāo)簽： VerilogHDl 算法設(shè)計(jì) 邏輯
上傳時(shí)間： 2013-12-21
上傳用戶(hù)：gououo
采用VerilogHDl編寫(xiě)的I2C接口及SPI接口模塊，經(jīng)過(guò)測(cè)試 相當(dāng)不錯(cuò) COPY過(guò)去可直接使用
標(biāo)簽： VerilogHDl I2C SPI 編寫(xiě)
上傳時(shí)間： 2013-12-17
上傳用戶(hù)：qwe1234
用于FPGA和CPLD編譯的VerilogHDl書(shū)
標(biāo)簽： VerilogHDl FPGA CPLD 編譯
上傳時(shí)間： 2014-02-18
上傳用戶(hù)：xcy122677
用I2C總線擴(kuò)展IO口的VerilogHDl程序
標(biāo)簽： VerilogHDl I2C 總線 IO口
上傳時(shí)間： 2017-01-15
上傳用戶(hù)：kernaling
用 VerilogHDl實(shí)現(xiàn)SPI總線的程序
標(biāo)簽： VerilogHDl SPI 總線 程序
上傳時(shí)間： 2013-12-10
上傳用戶(hù)：fanboynet
SPI和I2C轉(zhuǎn)換的VerilogHDl程序
標(biāo)簽： VerilogHDl SPI I2C 轉(zhuǎn)換
上傳時(shí)間： 2014-01-09
上傳用戶(hù)：whenfly
USB2_0控制器CY7C68013與FPGA接口的VerilogHDl實(shí)現(xiàn).rar
標(biāo)簽： VerilogHDl C68013 68013 FPGA
上傳用戶(hù)：417313137
基于VerilogHDl的實(shí)用教程，書(shū)中介紹得簡(jiǎn)單易懂
標(biāo)簽： VerilogHDl 實(shí)用教程
上傳時(shí)間： 2014-01-23
上傳用戶(hù)：tuilp1a
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
