VerilogHDl高級(jí)數(shù)字設(shè)計(jì)書中源代碼適合學(xué)習(xí)verilog編程者學(xué)習(xí)
標(biāo)簽： VerilogHDl verilog 數(shù)字設(shè)計(jì) 源代碼
上傳時(shí)間： 2014-01-15
上傳用戶：chenlong
可綜合的VerilogHDl設(shè)計(jì)實(shí)例: ---簡(jiǎn)化的RISC 8位CPU設(shè)計(jì)簡(jiǎn)介---
標(biāo)簽： VerilogHDl RISC CPU 8位
上傳時(shí)間： 2016-08-09
上傳用戶：zwei41
VGA VerilogHDl /VHDL 實(shí)現(xiàn)
標(biāo)簽： VerilogHDl VHDL VGA
上傳時(shí)間： 2013-12-05
上傳用戶：tzl1975
這是用VerilogHDl描述的一個(gè)8位精簡(jiǎn)指令集處理器，包含完整代碼，各種文檔，以及測(cè)試環(huán)境。
標(biāo)簽： VerilogHDl 8位 指令集 處理器
上傳時(shí)間： 2014-01-08
上傳用戶：sunjet
VerilogHDl程序設(shè)計(jì)的指導(dǎo)教材，建議大家都看看，很不錯(cuò)
標(biāo)簽： VerilogHDl 程序設(shè)計(jì) 教材
上傳時(shí)間： 2014-01-03
上傳用戶：zhuyibin
加法器 用VerilogHDl實(shí)現(xiàn)加羅華域加法器
標(biāo)簽： VerilogHDl 加法器
上傳時(shí)間： 2016-08-22
上傳用戶：ddddddos
psp屏顯示驅(qū)動(dòng)程序cpld VerilogHDl
標(biāo)簽： VerilogHDl cpld psp 屏顯
上傳時(shí)間： 2013-12-12
上傳用戶：cursor
VerilogHDl 入門的小程序，主要完成譯碼功能，從一個(gè)4位的2進(jìn)制數(shù)轉(zhuǎn)變成8位BCD嗎
標(biāo)簽： VerilogHDl 程序
上傳時(shí)間： 2013-12-04
上傳用戶：wcl168881111111
VerilogHDl課件，老師現(xiàn)在正拿這個(gè)上課
標(biāo)簽： VerilogHDl
上傳時(shí)間： 2013-12-29
上傳用戶：sdq_123
采用VerilogHDl語(yǔ)言編寫的數(shù)字頻率計(jì)
標(biāo)簽： VerilogHDl 語(yǔ)言 編寫 數(shù)字頻率計(jì)
上傳時(shí)間： 2013-12-19
上傳用戶：Yukiseop
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
