循環(huán)冗余校驗(yàn)碼CRC的VerilogHDl源程序
標(biāo)簽： VerilogHDl CRC 循環(huán)冗余 校驗(yàn)碼
上傳時(shí)間： 2017-08-19
上傳用戶：whenfly
用VerilogHDl的16*16乘法器的設(shè)計(jì)實(shí)現(xiàn)，采用的是移位相乘方法
標(biāo)簽： VerilogHDl 16 乘法器 設(shè)計(jì)實(shí)現(xiàn)
上傳時(shí)間： 2017-08-29
上傳用戶：haoxiyizhong
VerilogHDl的基本知識(shí)，初學(xué)者可以通過此來學(xué)習(xí)這門語言，能夠很好的透過實(shí)例來理解該語言的功能
標(biāo)簽： VerilogHDl 基本知識(shí)
上傳時(shí)間： 2017-09-15
上傳用戶：jackgao
VerilogHDl教程135例,含有各種VerilogHDl編程實(shí)例，很經(jīng)典，希望能有需要的朋友幫助
標(biāo)簽： VerilogHDl 135 教程 編程實(shí)例
上傳時(shí)間： 2013-12-23
上傳用戶：Ants
VerilogHDl 交通燈VerilogHDl 交通燈VerilogHDl 交通燈VerilogHDl 交通燈VerilogHDl 交通燈VerilogHDl 交通燈VerilogHDl 交通燈
標(biāo)簽： VerilogHDl 交通燈
上傳時(shí)間： 2013-12-03
上傳用戶：it男一枚
數(shù)字處理及顯示技術(shù)專輯 106冊(cè) 913M數(shù)字系統(tǒng)設(shè)計(jì)與VerilogHDl 319頁 9.3M.pdf
標(biāo)簽：
上傳時(shí)間： 2014-05-05
上傳用戶：時(shí)代將軍
VerilogHDl 入門必看書籍，通俗易懂的語言使初學(xué)者對(duì)建模有一個(gè)更直觀的印象。
標(biāo)簽： VerilogHDl 入門 建模
上傳時(shí)間： 2015-08-31
上傳用戶：wangdaoxing
通過直接測量和間接測量的方式編寫VerilogHDl代碼，并在CLAD上實(shí)現(xiàn)
標(biāo)簽： VerilogHDl 頻率測量
上傳時(shí)間： 2020-03-20
上傳用戶：bianhuakai
該文檔為VerilogHDl的SPWM全數(shù)字算法的FPGA實(shí)現(xiàn)講解文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
標(biāo)簽： verilog hdl spwm fpga
上傳時(shí)間： 2022-02-18
上傳用戶：得之我幸78
數(shù)字濾波器的FPGA實(shí)現(xiàn),VerilogHDl，適合感興趣的學(xué)習(xí)者學(xué)習(xí)，可以提高自己的能力，大家可以多交流哈
標(biāo)簽： 數(shù)字濾波器 fpga VerilogHDl
上傳時(shí)間： 2022-05-21
上傳用戶：
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
