遺傳算法是一種基于自然選擇原理的優化算法，在很多領域有著廣泛的應用。但是，遺傳算法使用計算機軟件實現時，會隨著問題復雜度和求解精度要求的提高，產生很大的計算延時，這種計算的延時限制了遺傳算法在很多實時性要求較高場合的應用。為了提升運行速度，可以使用FPGA作為硬件平臺，設計數字系統完成遺傳算法。和軟件實現相比，硬件實現盡管在實時性和并行性方面具有很大優勢，但同時會導致系統的靈活性不足、通用性不強。本文針對上述矛盾，使用基于功能的模塊化思想，將基于FPGA的遺傳算法硬件平臺劃分成兩類模塊：系統功能模塊和算子功能模塊。針對不同問題，可以在保持系統功能模塊不變的前提下，選擇不同的遺傳算子功能模塊完成所需要的優化運算。本文基于Xilinx公司的Virtex5系列FPGA平臺，使用VerilogHDl語言實現了偽隨機數發生模塊、隨機數接口模塊、存儲器接口/控制模塊和系統控制模塊等系統功能模塊，以及基本位交叉算子模塊、PMX交叉算子模塊、基本位變異算子模塊、交換變異算子模塊和逆轉變異算子模塊等遺傳算法功能模塊，構建了系統功能構架和遺傳算子庫。該設計方法不僅使遺傳算法平臺在解決問題時具有更高的靈活性和通用性，而且維持了系統架構的穩定。本文設計了多峰值、不連續、不可導函數的極值問題和16座城市的旅行商問題 (TSP)對遺傳算法硬件平臺進行了測試。根據測試結果，該硬件平臺表現良好，所求取的最優解誤差均在1％以內。相對于軟件實現，該系統在求解一些復雜問題時，速度可以提高2個數量級。最后，本文使用FPGA實現了粗粒度并行遺傳算法模型，并用于 TSP問題的求解。將硬件平臺的運行速度在上述基礎上提高了近1倍，取得了顯著的效果。關鍵詞：遺傳算法，硬件實現，并行設計，FPGA，TSP
上傳時間： 2013-06-15
上傳用戶：hakim
·作者：[美]Michael D.Ciletti出版社：電子工業出版社 內容簡介：本書通過大量完整的實例講解了使用VerilogHDl進行超大規模集成電路設計的結構化建模方法、關鍵步驟和設計驗證方法等實用內容。全書共分11章，涵蓋了建模、結構平衡、功能驗證、故障模擬和邏輯合成等關鍵問題，還有合成后設計確認、定時分析及可測性設計等內容。
上傳時間： 2013-06-19
上傳用戶：PresidentHuang
· 本書系統地介紹了一種在專用集成電路設計領域具有廣泛應用前景的硬件描述語言——Verilog HDL語言。利用Verilog HDL語言設計數字邏輯電路和數字系統的新方法，是電子電路設計方法的一次革命性的變化，也是21世紀的電子工程師所必須掌握的專門知識。 本書共分12章。第1章對硬件描述語言進行了概述，并給出了EDA的典型設計流程與有關硬件
標簽： VerilogHDl 數字系統設計
上傳時間： 2013-07-14
上傳用戶：qazxsw
具體內容主要包括以下幾個方面：1、FPGA的基礎知識和概念，設計流程。2、QuartuII軟件使用方法和技巧3、VerilogHDl語言設計方法和技巧4、基于FPGA的嵌入式系統設計(NIOSII設計)5、FPGA硬件電路板設計6、其他專題討論(如Memory控制器設計，圖像處理算法設計，通信系統算法設計等)
上傳時間： 2013-08-07
上傳用戶：dancnc
復雜數字邏輯系統的VerilogHDl 設計技術和方法
上傳時間： 2014-12-23
上傳用戶：niumeng16
在數字濾波器中，FIR濾波器是一種結構簡單且總是穩定的濾波器，同時也只有FIR濾波器擁有線性相位的特性。傳統的直接型濾波器運算速度過慢，而改進型的DA結構的濾波器需要過高的芯片面積消耗大量的邏輯資源很難達到運算速度以及邏輯資源節約的整體優化。本文提出了一種基于RAG算法的FIR濾波器，與傳統的基于DA算法的濾波器結構的濾波器相比，RAG算法簡化了FIR濾波器乘法模塊的結構，減少了邏輯資源的消耗和硬件實現面積，提高了計算速度。本文設計的16階FIR濾波器用VerilogHDl進行描述，并綜合到Altera公司的CycloneⅡ系列FPGA中。仿真實驗表明基于RAG算法的FIR濾波器達到了邏輯資源的節約和運算速度的提高的整體優化效果。
上傳時間： 2014-12-28
上傳用戶：feilinhan
介紹了一種10M/ 100M 以太網控制器的實現方法,該控制器以FIFO 作為幀緩存,通過程序設計實現10M/ 100M 自適應,設計中采用WS 接口,提高了設計的靈活行,可以實現與其他SOC 的互連[1 ] ,該設計采用VerilogHDl 硬件描述語言編程,基于ISE 開發環境,在Xilinx 公司的Spartan2 Ⅲ系列FPGA XC3S1000242FT256C 上實現。關鍵詞:以太網MAC;10M/ 100M; FPGA ;VerilogHDl
上傳時間： 2013-10-18
上傳用戶：liglechongchong
介紹了無線收發系統的設計過程，該系統以FPGA作為數字中頻處理部分，發射機采用FM調制對信號進行處理，接收機采用數字下變頻與欠采樣技術，將中頻信號降采樣后解調，得到原信號。系統采用分模塊式設計，對電路各個模塊的功能和實現加以說明，設計思路靈活，結構清晰。電路在Protel99中設計完成，并用VerilogHDl語言對數字中頻進行編程和程序仿真。系統已經做成實體，可以實現信號的無線發射與接收，達到設計提出的要求。
上傳時間： 2013-10-16
上傳用戶：a1054751988
介紹音頻信號數字通信實驗裝置設計的實現過程，該裝置以FPGA為主控芯片，以光纖為通訊媒介，將音頻信號數字化后通過光纖實現傳輸，并對電路各個模塊的功能及實現加以說明。實驗裝置采用分模塊式的設計，設計思路靈活，結構清晰。電路在Altium Designer和Protel99中設計完成，并且在QuartusⅡ環境下用VerilogHDl語言進行編程并對程序進行仿真。該裝置已做成了實體，可以實現音頻信號的發射與接收，達到設計提出的要求。
上傳時間： 2013-10-18
上傳用戶：GHF
在數字濾波器中，FIR濾波器是一種結構簡單且總是穩定的濾波器，同時也只有FIR濾波器擁有線性相位的特性。傳統的直接型濾波器運算速度過慢，而改進型的DA結構的濾波器需要過高的芯片面積消耗大量的邏輯資源很難達到運算速度以及邏輯資源節約的整體優化。本文提出了一種基于RAG算法的FIR濾波器，與傳統的基于DA算法的濾波器結構的濾波器相比，RAG算法簡化了FIR濾波器乘法模塊的結構，減少了邏輯資源的消耗和硬件實現面積，提高了計算速度。本文設計的16階FIR濾波器用VerilogHDl進行描述，并綜合到Altera公司的CycloneⅡ系列FPGA中。仿真實驗表明基于RAG算法的FIR濾波器達到了邏輯資源的節約和運算速度的提高的整體優化效果。
上傳時間： 2014-01-02
上傳用戶：waizhang
