為提高聚光光伏發電的太陽能利用率，提出了一種環形軌道式光伏發電雙軸跟蹤系統的設計方案。系統采用DSP控制伺服電機的方法，利用空間電壓矢量脈寬調制(SVPWM)技術，形成了閉環的位置伺服控制。通過MATLAB／SIMULINK進行了速度環仿真，結果表明該系統運行穩定，具有較好的靜態和動態特性。
上傳時間： 2013-10-10
上傳用戶：Vici
本文介紹了一種基于DSP TMS320F2812和CPLD EPM7128SQC100的液晶模塊的設計與實 現方法。將CPLD作為DSP與液晶模塊之間連接的橋梁，解決了快速處理器DSP與慢速外設液晶模塊的匹配問題，給出了硬件接口電路以及相關的程序設計，并在實際應用系統中成功運行。
上傳時間： 2014-12-28
上傳用戶：xinhaoshan2016
DSP仿真器原理圖(USB2.0)
上傳時間： 2013-10-10
上傳用戶：電子世界
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標簽： UltraScale Xilinx 架構
上傳時間： 2013-11-13
上傳用戶：瓦力瓦力hong
電子發燒友網核心提示：Altera公司昨日宣布，在業界率先在28 nm FPGA器件上成功測試了復數高性能浮點數字信號處理（DSP）設計。獨立技術分析公司Berkeley設計技術有限公司（BDTI）驗證了能夠在 Altera Stratix V和Arria V 28 nm FPGA開發套件上簡單方便的高效實現Altera浮點DSP設計流程，同時驗證了要求較高的浮點DSP應用的性能。本文是BDTI完整的FPGA浮點DSP分析報告。 Altera的浮點DSP設計流程經過規劃，能夠快速適應可參數賦值接口的設計更改，其工作環境包括來自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高級模塊庫，支持FPGA設計人員比傳統HDL設計更迅速的實現并驗證復數浮點算法。這一設計流程非常適合設計人員在應用中采用高性能 DSP，這些應用包括，雷達、無線基站、工業自動化、儀表和醫療圖像等。
上傳時間： 2014-12-28
上傳用戶：18888888888
本文是基于Arria V和Cyclone V精度可調DSP模塊的高性能DSP應用與實現（英文資料）
上傳時間： 2014-12-28
上傳用戶：CHINA526
介紹了一種基于DSP和FPGA的磁鐵電源控制器的設計方案，闡述了該控制器硬件系統的組成，包括信號調理電路、中間數據處理部分、后端的驅動電路。同時給出了DSP和FPGA之間通過SPI接口通信的具體流程和輸出PWM波形死區部分的控制流程。設計的磁鐵電源控制器有很好的控制和運算能力，同時具有很好的靈活性和可靠性。
上傳時間： 2014-01-27
上傳用戶：suicoe
Alter FPGA的設計流程以及DSP設計.
上傳時間： 2013-11-13
上傳用戶：caixiaoxu26
FPGA 具有輕松集成與支持新協議和新標準以及產品定制的能力，同時仍然可以實現快速的產品面市時間。在互聯網和全球市場環境中，外包制造變得越來越普遍，這使得安全變得更加重要。正如業界領袖出版的文章所述，反向工程、克隆、過度構建以及篡改已經成為主要的安全問題。據專家估計，每年因為假冒產品而造成的經濟損失達數十億美元。國際反盜版聯盟表示，這些假冒產品威脅經濟的發展，并且給全球的消費類市場帶來重大影響。本白皮書將確定設計安全所面臨的主要威脅，探討高級安全選擇，并且介紹Xilinx 的新型、低成本SpartanTM-3A、Spartan-3AN 和Spartan-3A DSP FPGA 如何協助保護您的產品和利潤。
上傳時間： 2014-12-28
上傳用戶：松毓336
WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點DSP算法實現方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs
上傳時間： 2013-11-07
上傳用戶：defghi010
