隨著數字技術的高速發展，越來越多的針對數字視頻壓縮、傳送、顯示等的設備涌入市場。要從這些良莠不齊的產品中挑選出令人滿意的商品，一套良好的數字視頻測試設備就必不可少。然而，現階段大多數數字視頻信號源都存在不同的缺點，如測試圖像種類太少、沒有動態測試源、缺乏專用測試信號等。為有效克服這些缺陷，作者設計并開發了一套基于FPGA的數字視頻信號發生器。整個系統包括硬件平臺和圖像格式轉換軟件兩大部分。硬件平臺本身即為獨立的信號發生器，可以生成多種測試圖像。配備了圖像格式轉換軟件，就可以實現硬件平臺從PC機接收各種靜態測試圖像、動態測試序列，不斷更新測試圖像庫。整個系統具有良好的硬件體系結構、便捷的輸入接口，穩定的信號輸出，同時操作靈活、方便，易于升級更新。 在系統的開發過程中，使用了多種硬件、軟件開發工具，如PROTEL DXP、ISE、MODEL SIM、MATLAB、C＃．NET等。由于軟硬件調試均由同一人完成，因此整個系統具備良好的統一性和兼容性。 另外，作者還研究并設計了一種針對H.264編解碼器壓縮損傷的測試信號。評估一個編碼器的性能可采用主觀評價或客觀評價兩種方法。其中主觀評價最為直接、有效。本文在依托主觀評價方法的基礎上，結合客觀參數的指導性，研究并設計一種通過人眼就可以方便的觀測到實際存在的壓縮損傷的測試信號，以達到直接對編解碼器性能進行比較的目的。
上傳時間： 2013-07-19
上傳用戶：cxl274287265
本文設計和實現了基于FPGA的數字下變頻器DDC，用于寬帶數字中頻軟件無線電接收機中。采用自上向下的模塊化設計方法，將DDC的功能劃分為基本單元，實現這些功能模塊并組成模塊庫。在具體應用時，優化配置各個模塊來滿足具體無線通信系統性能的要求。這樣做比傳統ASIC數字下變頻器具有更好的可編程性和靈活性，從而滿足不同的工程設計需求。 首先闡述了軟件無線電中關鍵的數字信號處理技術，包括中頻處理中的下變頻技術、抽取技術以及帶通采樣技術。利用MATLAB的Simulink完成了對系統的設計與仿真，驗證了設計的正確性。之后用QuartusII進行了基于FPGA抽取濾波器和NCO等關鍵模塊的設計，編譯后進行了時序仿真，最后在PCB板上實現了實際電路并應用于工程項目中。
上傳時間： 2013-08-05
上傳用戶：lishuoshi1996
軟件無線電是無線電領域研究的熱點。現階段限于硬件的發展水平，大多采用寬帶中頻帶通采樣數字化結構，數字中頻技術就成為實現該結構的關鍵技術。目前FPGA器件在數字信號處理技術的實現方面發揮著越來越重要的作用。本文目的正是要把這兩者相結合，使數字中頻處理在FPGA中得到實現，滿足具體的應用要求。 首先，對軟件無線電體系和數字中頻處理結構進行了研究；其次，在信號采樣理論、多速率數字信號處理理論、濾波器設計理論、FPGA硬件數字算法等理論的基礎上，結合本文的應用需要，提出了適合于FPGA實現的數字化中頻處理的系統方案：采用多相結構來高效的實現抽取，并用FIR濾波器作為低通抗混疊濾波器來實現6倍抽取的抗混疊濾波。對系統進行了Matlab仿真，以驗證系統方案的可行性。再次，具體通過Vefilog編程在FPGA中硬件實現該數字中頻系統。其中包括混頻器模塊、抽取濾波器模塊、信號產生器模塊。 最后對該系統進行了軟件仿真和硬件功能驗證，結果表明數字中頻系統性能達到了設計要求。
上傳時間： 2013-07-26
上傳用戶：zhouli
隨著信息技術和計算機技術的飛速發展，數字信號處理已經逐漸發展成一門關鍵的技術科學。圖像處理作為一種重要的現代技術，己經在通信、航空航天、遙感遙測、生物醫學、軍事、信息安全等領域得到廣泛的應用。圖像處理特別是高分辨率圖像實時處理的實現技術對相關領域的發展具有深遠意義。另外，現場可編程門陣列FPGA和高效率硬件描述語言Verilog HDL的結合，大大變革了電子系統的設計方法，加速了系統的設計進程，為圖像壓縮系統的實現提供了硬件支持和軟件保障。 本文主要包括以下幾個方面的內容： (1)結合某工程的具體需求，設計了一種基于FPGA的圖像壓縮系統，核心硬件選用XILINX公司的Virtex-Ⅱ Pro系列FPGA芯片，存儲器件選用MICRON公司的MT48LC4M16A2SDRAM，圖像壓縮的核心算法選用近無損壓縮算法JPEG-LS。 (2)用Verilog硬件描述語言實現了JPEG-LS標準中的基本算法，為課題組成員進行算法改進提供了有力支持。 (3)用Verilog硬件描述語言設計并實現了SDRAM控制器模塊，使核心壓縮模塊能夠方便靈活地訪問片外存儲器。 (4)構建了圖像壓縮系統的測試平臺，對實現的SDRAM控制器模塊和JPEG-LS基本算法模塊進行了軟件仿真測試和硬件測試，驗證了其功能的正確性。
上傳時間： 2013-04-24
上傳用戶：stampede
在船舶交管系統中，雷達信息處理是最重要的組成部分。視頻回波處理中的雜波處理要求實時性很高，大約要在一個距離單元的時間(0.05-0.1us)內完成。雜波處理如恒虛警處理本身比較復雜，這類處理過程又要求快速，圖像顯示系統要求及時的把接收到的雷達方位數據從極坐標轉換成直角坐標。在軟件上實現這些算法雖然精度可以達到，但是實時性問題不能滿足。因此這類問題多采用高速專用數字設備來實現。FPGA在數字信號處理領域有非常廣闊的應用前景，以其優良的性能在數字信號處理中發揮了重大的作用。CORDIC算法可以在硬件上以很高的精度實現一些函數和運算。針對以上幾點，本文提出了利用CORDIC算法，基于FPGA來實現雷達信號處理和圖像顯示的算法研究，用硬件來實現正弦、余弦、正切、乘法、除法、指數和對數等基本函數和運算，把他們設計成為可重用的IP core，這樣可以滿足實時性和精度的問題。從而在將來的算法研究中方便的調用，這樣在算法研究中可以節約大量的時間，在一定程度上降低研究的難度。 圍繞雷達信號處理和圖像顯示，本次課題設計主要做了如下工作： 1．對CORDIC算法進行分析和研究，以及它在雷達信號處理和圖像顯示中的影響。 2．成功用硬件描述語言在Xilinx公司軟件ISE的環境下編寫代碼，在Synplify和Modelsim上做了綜合和仿真。 3．對實驗結果進行精度和速度分析。 4．對雷達信號處理和圖像顯示的相關算法進行分析和研究。 5．從實例分析IP core的特點，對算法研究的影響和IP core在雷達信號處理和圖像顯示中的應用。 最終在實踐環節，成功利用CORDIC算法，在FPGA上實現可重用的IP core，這些IP core能夠以很高的精度實現一些基本函數和運算，在雷達信號處理與圖像顯示中起到很大的作用。
上傳時間： 2013-07-16
上傳用戶：steele
在傳統的數字傳輸系統中，糾錯編碼與調制是各自獨立設計并實現的，譯碼與解調也是如此。80年代初，Ungerboeck根據調制解調與糾錯編碼的特點，提出了一種新的思想，稱作網格編碼調制，記為TCM。它是將調制解調與糾錯編碼當成一個整體來設計。它的中心思想是：采用編碼方法將信號空間做最佳分割，使已調信號矢量端點間有最大的距離。這樣就可以在相同發射功率、相同有效性的條件下提高信息傳輸的可靠性，特別適用于頻帶受限和功率受限信道。它在衛星通信和移動通信中的應用又使它成為研究熱點。 本文介紹了TCM編碼調制的基本原理，在此基礎上提出了一種新的TCM編碼的方法；介紹了卷積碼Viterbi譯碼的基本原理和步驟，在此基礎上分析了TCM的Viterbi譯碼的特點；研究了TCM在高斯白噪聲條件下的誤碼性能及其編碼增益，并在MATLAB上仿真來進行驗證；介紹了數字邏輯設計的基本方法和流程，在此基礎上介紹了基于FPGA的TCM系統的各個模塊。
上傳時間： 2013-07-26
上傳用戶：13913148949
研制發射微小衛星，是我國利用空間技術服務經濟建設、造福人類的重要途徑。現代微小衛星在短短20年里能取得長足的發展，主要取決于微小衛星自身的一系列特點：重量輕，體積小，成本低，性能高，安全可靠，發射方便、快捷靈活等。在衛星通信系統中，由于傳輸信道的多徑和各種噪聲的影響，信號在接收端會引起差錯，通過信道編碼環節，可對這些不可避免的差錯進行檢測和糾正。 在微小衛星通信鏈路中，信道編碼器的任務是差錯控制。本文采用符合空間數據系統咨詢委員會CCSDS標準的鏈接碼進行信道編碼，即內碼為（2，1，6）的卷積碼，外碼為（255，223）的RS碼，中間進行交織操作。其中，里德-索羅蒙碼(簡稱RS碼)是一種重要的非二進制BCH碼，是分組碼中糾錯能力最強的糾錯碼，一次可以糾正多個突發錯誤，廣泛地用于空間通信中。 本文針對南京航空航天大學自行研制的微小衛星通信分系統的技術要求，在用SystemView和C語言仿真的基礎上，用硬件描述語言Verilog設計了RS（255，223）編碼器和譯碼器，使用Modelsim軟件進行了功能仿真，并通過Xilinx公司的軟件ISE對設計進行綜合、布局布線，最后生成可下載的比特流文件下載到Xilinx公司的型號為XC3S2000的FPGA芯片中，完成了電路的設計并實現了編碼譯碼的功能，表明本文設計的信道編解碼器的正確性和實用性，滿足了微小衛星通信分系統的技術要求。
上傳時間： 2013-08-01
上傳用戶：lili123
在數字化、信息化的時代，數字集成電路應用得非常廣泛。隨著微電子技術和工藝的發展，數字集成電路從電子管、晶體管、中小規模集成電路、超大規模集成電路(VLSIC)逐步發展到今天的專用集成電路(ASIC)。但是ASIC因其設計周期長，改版投資大，靈活性差等缺陷制約著它的應用范圍。可編程邏輯器件的出現彌補了ASIC的缺陷，使得設計的系統變得更加靈活，設計的電路體積更加小型化，重量更加輕型化，設計的成本更低，系統的功耗也更小了。FPGA是英文Field Programmable Gate Array的縮寫，即現場可編程門陣列，它是在PAL、GAL、EPID等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。 本論文撰寫的是用FPGA來實現無人小飛機系統中基帶信號的處理過程。整個信號處理過程全部采用VHDL硬件描述語言來設計，并用Modelsim仿真系統功能進行調試，最后使用了Xilinx 公司可編程的FPGA芯片XC2S100完成，滿足系統設計的要求。 本文首先研究和討論了無線通信系統中基帶信號處理的總體結構，接著詳細闡述了各個模塊的設計原理和方法，以及FPGA結果分析，最后就關鍵技術和難點作了詳細的分析和研究。本文的最大特色是整個系統全部采用FPGA的方法來設計實現，修改靈活，體積小，功耗小。本系統的設計包括了數字鎖相環、糾錯編解碼、碼組交織、擾碼加入、巴克碼插入、幀同步識別、DPSK調制解調及選擇了整體的時序，所有的組成部分都經過了反復地修改和調試，取得了良好的數據處理效果，其關鍵之處與難點都得到了妥善地解決。本文分別在發射部分(編碼加調制)和接收部分(解調加解碼)相獨立和相聯系的情況下，獲得了仿真與實測結果。
上傳時間： 2013-07-05
上傳用戶：acon
FPGA是一種可通過用戶編程來實現各種數字電路的集成電路器件。用FPGA設計數字系統有設計靈活、低成本，低風險、面市時間短等好處。本課題在結合國際上FPGA器件方面的各種研究成果基礎上，對FPGA器件結構進行了深入的探討，重點對FPGA的互連結構進行了分析與優化。FPGA器件速度和面積上相對于ASIC電路的不足很大程度上是由可編程布線結構造成的，FPGA一般用大量的可編程傳輸管開關和通用互連線段實現門器件的連接，而全定制電路中僅用簡單的金屬線實現，傳輸管開關帶來很大的電阻和電容參數，因而速度要慢于后者。這也說明，通過優化可編程連接方式和布線結構，可大大改善電路的性能。本文研究了基于SRAM編程技術的FPGA器件中邏輯模塊、互連資源等對FPGA性能和面積的影響。論文中在介紹FPGA器件的體系構架后，首先對開關矩陣進行了研究，結合Wilton開關矩陣和Disioint開關矩陣的特點，得到一個連接更加靈活的開關矩陣，提高了FPGA器件的可布線性，接著本課題中又對通用互連線長度、通用互連線間的連接方式和布線通道的寬度等進行了探討，并針對本課題中的FPGA器件，得出了一套適合于中小規模邏輯器件的通用互連資源結構，仿真顯示新的互連方案有較好的速度和面積性能，在互連資源的面積和性能上達到一個很好的折中。 接下來課題中對FPGA電路的可編程邏輯資源進行了研究，得到了一種邏輯規模適中的粗粒度邏輯塊簇，該邏輯塊簇采用類似Xilinx 公司的FPGA產品的LUT加觸發器結構，使邏輯塊簇內部基本邏輯單元的聯系更加緊密，提高了邏輯資源的功能和利用率。隨后我們還研究了IO模塊數目的確定和分布式SRAM結構中編程電路結構的設計，并簡單介紹了SRAM單元的晶體管級設計原理。最后，在對FPGA構架研究基礎上，完成了一款FPGA電路的設計并設計了相應的電路測試方案，該課題結合CETC58研究所的一個重要項目進行，目前已成功通過CSMC0.6μm 2P2M工藝成功流片，測試結果顯示其完全達到了預期的性能。
上傳時間： 2013-04-24
上傳用戶：6546544
本論文來自于863項目基于光互連自組織內存服務體系(簡稱MemoryBox)。本文主要研究Memory Box系統中基于可重配置計算架構，軟硬件攜同設計方法，在XILINX VIRTEX 2 Pro FPGA上設計實現嵌入式系統。由于嵌入式系統是Memory Box工作的平臺，所以硬件應具有良好的擴展性、靈活性，軟件應具有優良的穩定性。在硬件平臺選型時，我們選擇的是基于高性能Xilinx VIRTEX2 Pro的自制開發板。嵌入式系統軟硬件開發平臺選用的是Xilinx EDK、ISE。內核移植所用的交叉開發工具鏈為powerpc-405-linux-gnu。該交叉開發工具鏈工作在Red Hat Enterprise LINUX．AS 4平臺下。 本論文主要包括三部分工作：首先是硬件設計，其核心是EDK和ISE設計的SOPC工程；然后是嵌入式LINUX內核移植與調試；最后完成存儲管理軟件的設計。完全用硬件實現系統要求的各種存儲管理功能極其困難。而通過移植內核，存儲管理軟件以運行在Linux內核上的應用軟件的形式實現了其功能。存儲管理軟件要解決共享沖突，負載均衡，遠程內存與本地內存的地址一致性以及對海量內存陣列的重新編址等問題，設計出較完善的Memory Box的存儲管理模型。
上傳時間： 2013-06-11
上傳用戶：tyler
