fpga design flow from XilinX
標(biāo)簽： design XilinX fpga flow
上傳時間： 2013-08-29
上傳用戶：talenthn
十分鐘學(xué)會XilinX FPGA 設(shè)計1.1，內(nèi)容明了，推薦
上傳時間： 2013-09-01
上傳用戶：18888888888
XilinX-FPGA器件管腳說明
標(biāo)簽： XilinX-FPGA 器件 管腳
上傳時間： 2013-09-03
上傳用戶：牛津鞋
XilinX公司的FPGA下載電路連接原理圖，對初學(xué)EDA者應(yīng)該有所幫助。
上傳時間： 2013-09-03
上傳用戶：asasasas
XilinX virtex fpga
標(biāo)簽： XilinX virtex fpga 設(shè)計指南
上傳時間： 2013-09-05
上傳用戶：448949
Interface 8051 to Coolrunner CPLD(XilinX App)
標(biāo)簽： Coolrunner Interface XilinX 8051
上傳時間： 2013-09-05
上傳用戶：bcjtao
XilinX FPGA設(shè)計進(jìn)階(提高篇）
上傳時間： 2013-09-05
上傳用戶：fdfadfs
怎樣寫testbench-XilinX 在ISE 環(huán)境中， 當(dāng)前資源操作窗顯示了資源管理窗口中選中的資源文件能進(jìn)行的相關(guān)操作。在資源管理窗口選中了 testbench 文件后，在當(dāng)前資源操作窗顯示的 ModelSim Simulator 中顯示了4種能進(jìn)行的模擬操作，分別是：Simulator Behavioral Model（功能仿真）、Simulator Post-translate VHDL Model（翻譯后仿真）、Simulator Post-Map VHDL Model（映射后仿真）、Simulator Post-Place & Route VHDL Model（布局布線后仿真） 。如
標(biāo)簽： testbench-XilinX
上傳時間： 2013-11-14
上傳用戶：467368609
XilinX UltraScale™ 架構(gòu)針對要求最嚴(yán)苛的應(yīng)用，提供了前所未有的ASIC級的系統(tǒng)級集成和容量。 UltraScale架構(gòu)是業(yè)界首次在All Programmable架構(gòu)中應(yīng)用最先進(jìn)的ASIC架構(gòu)優(yōu)化。該架構(gòu)能從20nm平面FET結(jié)構(gòu)擴(kuò)展至16nm鰭式FET晶體管技術(shù)甚至更高的技術(shù)，同 時還能從單芯片擴(kuò)展到3D IC。借助XilinX Vivado®設(shè)計套件的分析型協(xié)同優(yōu)化，UltraScale架構(gòu)可以提供海量數(shù)據(jù)的路由功能，同時還能智能地解決先進(jìn)工藝節(jié)點(diǎn)上的頭號系統(tǒng)性能瓶頸。 這種協(xié)同設(shè)計可以在不降低性能的前提下達(dá)到實(shí)現(xiàn)超過90%的利用率。 UltraScale架構(gòu)的突破包括： • 幾乎可以在晶片的任何位置戰(zhàn)略性地布置類似于ASIC的系統(tǒng)時鐘，從而將時鐘歪斜降低達(dá)50% • 系統(tǒng)架構(gòu)中有大量并行總線，無需再使用會造成時延的流水線，從而可提高系統(tǒng)速度和容量 • 甚至在要求資源利用率達(dá)到90%及以上的系統(tǒng)中，也能消除潛在的時序收斂問題和互連瓶頸 • 可憑借3D IC集成能力構(gòu)建更大型器件，并在工藝技術(shù)方面領(lǐng)先當(dāng)前行業(yè)標(biāo)準(zhǔn)整整一代 • 能在更低的系統(tǒng)功耗預(yù)算范圍內(nèi)顯著提高系統(tǒng)性能，包括多Gb串行收發(fā)器、I/O以及存儲器帶寬 • 顯著增強(qiáng)DSP與包處理性能 賽靈思UltraScale架構(gòu)為超大容量解決方案設(shè)計人員開啟了一個全新的領(lǐng)域。
標(biāo)簽： UltraScale XilinX 架構(gòu)
上傳時間： 2013-11-17
上傳用戶：皇族傳媒
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html XilinX UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The XilinX® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The XilinX UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標(biāo)簽： UltraScale XilinX 架構(gòu)
上傳時間： 2013-11-13
上傳用戶：瓦力瓦力hong
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
