美国av一区二区,国产尤物精品,日韩精品欧美专区

Xilinx-FPGA-<b>MatlAB</b>-Simulate

xilinx FPGA XC6LX9 與CY7C68013通信程序

xilinx FPGA XC6LX9 與CY7C68013通信程序，適合感興趣的學(xué)習(xí)者學(xué)習(xí)，可以提高自己的能力，大家可以多交流哈

標(biāo)簽： xilinx fpga

上傳時間： 2022-05-20

上傳用戶：
Xilinx FPGA應(yīng)用進(jìn)階通用IP核詳解和設(shè)計開發(fā) 資料

Xilinx FPGA應(yīng)用進(jìn)階通用IP核詳解和設(shè)計開發(fā)

標(biāo)簽： xilinx fpga IP核

上傳時間： 2022-06-03

上傳用戶：jiabin
xilinx fpga開發(fā)實(shí)用教程田耕徐文波

《Xilinx FPGA開發(fā)實(shí)用教程》系統(tǒng)講述了Xilinx FPGA的開發(fā)知識,包括FPGA開發(fā)簡介、Verilog HDL語言基礎(chǔ)、基于Xilinx芯片的HDL語言高級進(jìn)階、ISE開發(fā)環(huán)境使用指南、FPGA配置電路及軟件操作、在線邏輯分析儀ChipScope的使用、基于FPGA的數(shù)字信號處理技術(shù)、基于System Generator的DSP系統(tǒng)開發(fā)技術(shù)、基于FPGA的可編程嵌入式開發(fā)技術(shù)、基于FPGA的高速數(shù)據(jù)連接技術(shù)和時序分析原理以及時序分析器的使用11章內(nèi)容，各章均以實(shí)例為基礎(chǔ)，涵蓋了FPGA開發(fā)的主要方面。

標(biāo)簽： xilinx fpga

上傳時間： 2022-06-09

上傳用戶：aben
Xilinx FPGA應(yīng)用進(jìn)階通用IP核詳解和設(shè)計開發(fā)

本書系統(tǒng)講解通信網(wǎng)絡(luò)領(lǐng)域Xilinx FPGA內(nèi)部的IP硬核。以流行的Xilinx Virtex-6型號芯片舉例，涵蓋Xilinx FPGA在通信領(lǐng)域主流的IP核，闡述Xilinx FPGA時鐘資源和DCM、PLL和MMCM時鐘管理器的特性和使用方法；介紹基于Block RAM資源生成ROM、RAM、FIFO和CAM核的使用過程。闡述TEMAC核背景知識、內(nèi)部結(jié)構(gòu)、接口時序和配置參數(shù)，給出生成實(shí)例；介紹LVDS技術(shù)規(guī)范、源同步實(shí)現(xiàn)方案和去偏移技術(shù)，講解Xilinx FPGA中IODELAYE1、ISERDES1和OSERDES核使用方法；闡述Xilinx FPGA DDR3控制器IP核的結(jié)構(gòu)組成、模塊劃分、接口信號和物理約束等。

標(biāo)簽： xilinx fpga ip核

上傳時間： 2022-06-11

上傳用戶：
Xilinx FPGA伴你玩轉(zhuǎn)USB3.0與LVDS

特權(quán)同學(xué) xilinx fpga伴你玩轉(zhuǎn)usb3.0與lvd叢書電子版PDF 本書主要使用Xilinx公司的Artix7 FPGA器件（引出自帶的LVDS接口）和Cypress公司的USB 3.0控制器芯片F(xiàn)X3，以及一些常見的DDR3存儲器、UART電路、擴(kuò)展接口等，由淺入深地引領(lǐng)讀者從板級設(shè)計、軟件工具、相關(guān)驅(qū)動安裝到基礎(chǔ)的FPGA實(shí)例,從基于FPGA的UART、DDR3、USB 3.0、LVDS傳輸實(shí)例入手，掌握FPGA各種片內(nèi)資源的應(yīng)用以及接口時序的設(shè)計。本書基于特定的FPGA開發(fā)平臺，既有足夠的理論知識深度進(jìn)行支撐，也有豐富的例程進(jìn)行實(shí)踐講解，并且穿插著筆者多年FPGA學(xué)習(xí)和開發(fā)過程中的各種經(jīng)驗(yàn)和技巧。對于希望基于FPGA實(shí)現(xiàn)USB 3.0和LVD S開發(fā)的工程師，本書提供的很多實(shí)例都是很好的參考原型，可以幫助其實(shí)現(xiàn)快速系統(tǒng)原型的開發(fā)。

標(biāo)簽： xilinx fpga usb lvds

上傳時間： 2022-06-11

上傳用戶：wangshoupeng199
XILINX FPGA ISE 下載教程.pdf

XILINX FPGA ISE 下載教程，基于ISE 14.7軟件詳細(xì)講解基于ISE環(huán)境下載.bit文件和配置Flash文件的方法

標(biāo)簽： xilinx fpga ise CPLD

上傳時間： 2022-07-04

上傳用戶：
XILINX FPGA Verilog編程大全 2015網(wǎng)絡(luò)版

XILINX FPGA Verilog編程大全

標(biāo)簽： XILINX FPGA Verilog

上傳時間： 2022-07-09

上傳用戶：zhanglei193
配置Xilinx FPGA芯片步驟圖解

配置Xilinx FPGA芯片步驟圖解

標(biāo)簽： fpga

上傳時間： 2022-07-19

上傳用戶：默默
Xilinx FPGA芯片底層單元的使用

Xilinx FPGA芯片底層單元的使用

標(biāo)簽： fpga

上傳時間： 2022-07-20

上傳用戶：
可重構(gòu)FPGA通訊糾錯進(jìn)化電路及其實(shí)現(xiàn)

ASIC對產(chǎn)品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運(yùn)算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現(xiàn),使建立在可再配置硬件基礎(chǔ)上的進(jìn)化硬件(EHW)成為智能硬件電路設(shè)計的一種新方法.作為進(jìn)化算法和可編程器件技術(shù)相結(jié)合的產(chǎn)物,可重構(gòu)FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實(shí)現(xiàn)方法.論文認(rèn)為面向分類的專用類可重構(gòu)FPGA(ASR-FPGA)的研究,可使可重構(gòu)電路粒度劃分的針對性更強(qiáng)、設(shè)計更易實(shí)現(xiàn).論文研究的可重構(gòu)FPGA的BCH通訊糾錯碼進(jìn)化電路是一類ASR-FPGA電路的具體方法,具有一定的實(shí)用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設(shè)計——求取實(shí)驗(yàn)用BCH碼的生成多項(xiàng)式和校驗(yàn)多項(xiàng)式及其相應(yīng)的矩陣并構(gòu)造實(shí)驗(yàn)用BCH碼;(2)建立基于可重構(gòu)FPGA的基核——構(gòu)造具有可重構(gòu)特性的硬件功能單元,以此作為可重構(gòu)BCH碼電路的設(shè)計基礎(chǔ);(3)構(gòu)造實(shí)現(xiàn)可重構(gòu)BCH糾錯碼電路的方法——建立可重構(gòu)糾錯碼硬件電路算法并進(jìn)行實(shí)驗(yàn)驗(yàn)證;(4)在可重構(gòu)糾錯碼電路基礎(chǔ)上,構(gòu)造進(jìn)化硬件控制功能塊的結(jié)構(gòu),完成各進(jìn)化RLA控制模塊的驗(yàn)證和實(shí)現(xiàn).課題是將可重構(gòu)BCH碼的編譯碼電路的實(shí)現(xiàn)作為一類ASR-FPGA的研究目標(biāo),主要成果是根據(jù)可編程邏輯電路的特點(diǎn),選擇一種可編程樹的電路模型,并將它作為可重構(gòu)FPGA電路的基核T;通過對循環(huán)BCH糾錯碼的構(gòu)造原理和電路結(jié)構(gòu)的研究,將基核模型擴(kuò)展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進(jìn)行"格式化",使T規(guī)則排列在FPGA上,通過對T的控制端的不同配置來實(shí)現(xiàn)糾錯碼的各個功能單元;在可重構(gòu)基核的基礎(chǔ)上提出了糾錯碼重構(gòu)電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進(jìn)化硬件描述語言,通過轉(zhuǎn)換為相應(yīng)的VHDL語言描述以實(shí)現(xiàn)硬件電路;采用RLA模型的有限狀態(tài)機(jī)FSM方式實(shí)現(xiàn)了可重構(gòu)糾錯碼電路的EHW的各個控制功能塊.在實(shí)驗(yàn)方面,利用Xilinx FPGA開發(fā)系統(tǒng)中的VHDL語言和電路圖相結(jié)合的設(shè)計方法建立了循環(huán)糾錯碼基核單元的可重構(gòu)模型,進(jìn)行循環(huán)糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進(jìn)行了FPGA實(shí)現(xiàn).課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構(gòu)FPGA核的設(shè)計的基本問題.課題的研究成果及其總結(jié)的一套ASR-FPGA進(jìn)化硬件電路的設(shè)計方法對實(shí)際的進(jìn)化硬件設(shè)計具有一定的實(shí)際指導(dǎo)意義,提出的基于專用類基核FPGA電路結(jié)構(gòu)的研究方法為新型進(jìn)化硬件的器件結(jié)構(gòu)的設(shè)計也可提供一種借鑒.

標(biāo)簽： FPGA 可重構(gòu) 通訊糾錯

上傳時間： 2013-07-01

上傳用戶：myworkpost