XIlinx 7series FPGA Datasheet Select IO
標(biāo)簽： Datasheet Xilinx FPGA
上傳時間： 2018-01-19
上傳用戶：hanzhi22
隨著FPGA技術(shù)的發(fā)展，在FPGA上實現(xiàn)片上系統(tǒng)在技術(shù)上已經(jīng)可能。基于FPGA片上系統(tǒng)開發(fā)已成為目前FPGA應(yīng)用的一個熱點。但是基于FPGA片上系統(tǒng)對使用者的知識要求比較高，使用流程比較復(fù)雜，參考資料不多。成為目前開發(fā)者應(yīng)用的瓶頸。本書針對基于FPGA片上系統(tǒng)開發(fā)的核心，用戶IP的開發(fā)，并結(jié)合XILINX的嵌入式開發(fā)工具EDK，詳細(xì)講解了怎么去開發(fā)和調(diào)試客戶自己的用戶硬件外設(shè)（用戶IP），使得開發(fā)者可以很快地熟練使用EDK，進(jìn)行自己的片上系統(tǒng)開發(fā)。書中內(nèi)容主要針對嵌入式用戶硬件外設(shè)的開發(fā)流程和調(diào)試方法，不涉及開發(fā)語言的細(xì)節(jié)。在使用本書前必須熟練掌握硬件描述語言。本書基于XILINX的嵌入式開發(fā)平臺，講解了嵌入式系統(tǒng)的基本概念：FPGA原理和MicroBlaze處理器和最新的多端口內(nèi)存控制器（MPMC）。以基于3個不同總線和接口的試驗，詳細(xì)講述了怎樣開發(fā)用戶自定義IP。本書前三章以基本概念介紹為主。后四章以試驗為主，分別介紹了在XILINX嵌入式開發(fā)平臺上常用接口上用戶IP開發(fā)的實現(xiàn)：第4章是介紹了EDK工具的使用流程；第5章是PLB總線的用戶IP的開發(fā)；第6章是FSL總線的用戶IP的開發(fā)；第7章是多端口內(nèi)存控制器（mpmc）中NPI接口的用戶IP的開發(fā)。
標(biāo)簽： xilinx fpga 嵌入式系統(tǒng)
上傳時間： 2022-07-28
上傳用戶：
矩陣運(yùn)算是描述許多工程問題中不可缺少的數(shù)學(xué)關(guān)系，矩陣運(yùn)算具有執(zhí)行效率好、速度快、集成度高等優(yōu)點，并且隨著動態(tài)可配置技術(shù)的發(fā)展，靈活性也有了很大的提高。因此，尋找矩陣運(yùn)算的高速實現(xiàn)方法是具有很大的現(xiàn)實意義，能夠為高速運(yùn)算應(yīng)用提供技術(shù)支持。 為了提高研究成果的實用性與商用性，本文主要針對某種體積小、運(yùn)算速度和性能要求很高的特殊場合設(shè)計并實現(xiàn)基于FPGA的矩陣運(yùn)算功能。通過系統(tǒng)地研究FPGA功能結(jié)構(gòu)、設(shè)計原理、DSP接口、IEEE-754標(biāo)準(zhǔn)，深入學(xué)習(xí)浮點數(shù)及矩陣的基礎(chǔ)運(yùn)算以及硬件編程語言等內(nèi)容，根據(jù)矩陣運(yùn)算的特點和原理，討論了硬件設(shè)計方面重點對具體核心器件結(jié)構(gòu)、特點以及有關(guān)FPGA的設(shè)計流程和控制器Verilog HDL硬件編程語言代碼方面內(nèi)容，確定了基于FPGA浮點運(yùn)算及矩陣運(yùn)算單元的Verilog HDL設(shè)計方法，在Quartus II平臺上對其仿真、記錄運(yùn)算結(jié)果，并對采集到的數(shù)據(jù)結(jié)果進(jìn)行了深入分析與總結(jié)。 本設(shè)計通過幾種矩陣算法利用FPGA和MATLAB分別進(jìn)行了實現(xiàn)測試，驗證了設(shè)計結(jié)果的正確性，證明了本設(shè)計中矩陣運(yùn)算速率的實用性與高效性，提高了系統(tǒng)資源利用率和系統(tǒng)可靠性，為今后在工程、軍事、通訊等生產(chǎn)生活各個領(lǐng)域應(yīng)用打下良好基礎(chǔ)。
上傳時間： 2013-07-07
上傳用戶：xuanjie
隨著現(xiàn)場可編程門陣列(FPGA)在工業(yè)中的廣泛應(yīng)用，使得基于FPGA數(shù)字信號處理的實現(xiàn)在雷達(dá)信號處理中有著重要地位。模型化設(shè)計是一種自頂向下的面向FPGA的快速原型驗證法，它不僅降低了FPGA設(shè)計門檻，而且縮短了開發(fā)周期，提高了設(shè)計效率。這使得FPGA模型化設(shè)計成為了FPGA系統(tǒng)設(shè)計的發(fā)展趨勢。本文針對常見雷達(dá)信號處理模塊的FPGA模型化實現(xiàn)，在以下幾個方面展開研究：首先對基于FPGA的模型化設(shè)計方法進(jìn)行了研究，給出了模型化設(shè)計方法的發(fā)展現(xiàn)狀和趨勢，并對本文中使用的模型化設(shè)計方法的軟件工具System Generator和AccelDSP進(jìn)行了介紹。其次使用這兩種軟件工具對FIR濾波器進(jìn)行了模型化設(shè)計并同RTL(寄存器傳輸級)設(shè)計方法進(jìn)行對比，全面分析了模型化設(shè)計方法和RTL設(shè)計方法的優(yōu)缺點。然后在簡明闡述雷達(dá)信號處理原理的基礎(chǔ)上，使用System Generator對數(shù)字下變頻(DDC)、脈沖壓縮、動目標(biāo)顯示(MTI)及恒虛警(CFAR)處理等雷達(dá)信號處理模塊進(jìn)行了自頂向下的模型化設(shè)計。在Simulink中進(jìn)行了功能仿真驗證，生成了HDL代碼，并在Xilinx FPGA中進(jìn)行了RTL的時序仿真分析。關(guān)鍵詞：雷達(dá)信號處理 FPGA 模型化設(shè)計 System Generator AccelDSP
上傳時間： 2013-07-25
上傳用戶：zhangsan123
Xilinx公司推出的DSP設(shè)計開發(fā)工具System Generator是在Matlab環(huán)境中進(jìn)行建模，是DSP高層系統(tǒng)設(shè)計與Xilinx FPGA之間實現(xiàn)的“橋梁”。在分析了FPGA傳統(tǒng)級設(shè)計方法的基礎(chǔ)上，提出了基于System Generator的系統(tǒng)級設(shè)計新方法，并應(yīng)用新方法設(shè)計驗證了一套數(shù)字下變頻系統(tǒng)，通過仿真和實驗結(jié)果驗證了該方法的有效性和準(zhǔn)確性。
標(biāo)簽： Generator System 數(shù)字 變頻設(shè)計
上傳時間： 2013-11-18
上傳用戶：小草123
頻譜分析儀的主要工作原理 接收到的中頻模擬信號經(jīng)過A/D轉(zhuǎn)換為14位的數(shù)字信 號，首先對數(shù)字信號進(jìn)行數(shù)字下變頻（DDC），得到I路、Q路信號，然后根據(jù)控制信號對I路、Q路信號進(jìn)行抽取濾波，使用CIC抽取濾波器完成，然后在分 別對I路、Q路信號分別進(jìn)行低通濾波，濾波器采用FIR濾波器和半帶濾波器相結(jié)合的方式，然后對信號進(jìn)行加窗、FFT（對頻譜進(jìn)行分析時進(jìn)行FFT運(yùn)算， 對功率譜進(jìn)行分析時不進(jìn)行FFT運(yùn)算）、I路和Q路平方求和、求平均。最后將輸出的數(shù)據(jù)送入到DSP中進(jìn)行顯示與控制的后續(xù)處理。
標(biāo)簽： Xilinx FPGA 多分辨率 頻譜分析儀
上傳時間： 2013-10-19
上傳用戶：幾何公差
系統(tǒng)實現(xiàn)計劃： 1、首先是熟悉NetFPGA平臺，并進(jìn)行平臺搭建，NetFPGA通過計算機(jī)的PCI接口與上位機(jī)進(jìn)行數(shù)據(jù)交互和系統(tǒng)設(shè)置等工作； 2、根據(jù)NetFPGA的路由器功能對其進(jìn)行硬件代碼的編寫和改進(jìn)； 3、接下來是使用C語言編寫網(wǎng)絡(luò)行為記錄器； 4、設(shè)計管理系統(tǒng)、Web服務(wù)器、數(shù)據(jù)庫。
標(biāo)簽： Xilinx HDUSec FPGA 網(wǎng)絡(luò)
上傳時間： 2013-11-08
上傳用戶：xingisme
Design techniques for electronic systems areconstantly changing. In industries at the heart of thedigital revolution, this change is especially acute.Functional integration, dramatic increases incomplexity, new standards and protocols, costconstraints, and increased time-to-market pressureshave bolstered both the design challenges and theopportunities to develop modern electronic systems.One trend driving these changes is the increasedintegration of core logic with previously discretefunctions to achieve higher performance and morecompact board designs.
標(biāo)簽： System Xilinx FPGA 151
上傳時間： 2014-12-28
上傳用戶：康郎
一些應(yīng)用利用 Xilinx FPGA 在每次啟動時可改變配置的能力，根據(jù)所需來改變 FPGA 的功能。Xilinx Platform Flash XCFxxP PROM 的設(shè)計修訂 (Design Revisioning) 功能，允許用戶在單個PROM 中將多種配置存儲為不同的修訂版本，從而簡化了 FPGA 配置更改。在 FPGA 內(nèi)部加入少量的邏輯，用戶就能在 PROM 中存儲的多達(dá)四個不同的修訂版本之間進(jìn)行動態(tài)切換。多重啟動或從多個設(shè)計修訂進(jìn)行動態(tài)重新配置的能力，與 Spartan™-3E FPGA 和第三方并行 flashPROM 一起使用時所提供的 MultiBoot 選項相似。本應(yīng)用指南將進(jìn)一步說明 Platform Flash PROM 如何提供附加選項來增強(qiáng)配置失敗時的安全性，以及如何減少引腳數(shù)量和板面積。此外，Platform Flash PROM 還為用戶提供其他優(yōu)勢：iMPACT 編程支持、單一供應(yīng)商解決方案、低成本板設(shè)計和更快速的配置加載。本應(yīng)用指南還詳細(xì)地介紹了一個包含 VHDL 源代碼的參考設(shè)計。
標(biāo)簽： Platform Flash XAPP PROM
上傳時間： 2013-10-10
上傳用戶：jackgao
Abstract: Field-programmable gate arrays (FPGAs) are used in a wide variety of applications and end markets, including digital signalprocessing, medical imaging, and high-performance computing. This application note outlines the issues related to powering FPGAs.It also discusses Maxim's solutions for powering Xilinx® FPGAs.
上傳時間： 2013-12-16
上傳用戶：haohaoxuexi
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
