FPGA／CPLD設(shè)計(jì)工具——Xilinx ISE使用詳解
標(biāo)簽： Xilinx FPGA CPLD ISE
上傳時(shí)間： 2013-07-15
上傳用戶：eeworm
這是Matlab實(shí)現(xiàn)的非常簡(jiǎn)單的數(shù)字信號(hào)調(diào)制仿真，用于Xilinx FPGA（ASK, BPSK, FSK, OOK, QPSK）
標(biāo)簽： Xilinx-FPGA-Matlab-Simulate
上傳用戶：thh29
專輯類-可編程邏輯器件相關(guān)專輯-96冊(cè)-1.77G FPGA-CPLD設(shè)計(jì)工具——Xilinx-ISE使用詳解-378頁(yè)-71.7M.pdf
標(biāo)簽： Xilinx-ISE FPGA-CPLD 71.7 378
上傳時(shí)間： 2013-04-24
上傳用戶：yuanyuan123
Xilinx官方的6個(gè)EDK實(shí)驗(yàn)(中文版)
標(biāo)簽： Xilinx EDK 實(shí)驗(yàn)
上傳用戶：riiqg1989
Xilinx EDK是一個(gè)囊括所有用于設(shè)計(jì)嵌入式編程系統(tǒng)的解決方案。這個(gè)預(yù)配置的套件包括了Platform Studio工具以及您用嵌入式IBM PowerPC? 硬件處理器核和/或Xilinx MicroBlaze?軟處理器核進(jìn)行Xilinx平臺(tái)FPGA設(shè)計(jì)時(shí)所需的技術(shù)文檔和IP.
標(biāo)簽： XILINX EDK
上傳時(shí)間： 2013-06-07
上傳用戶：lvzhr
·Xilinx FPGA設(shè)計(jì)進(jìn)階(提高篇) 文件列表: Ch1_Overview.PDF Ch2_Virtex_arch.PDF Ch3_fpga_design.PDF Ch4_HDL_Coding.PDF Ch5_Constraint.PDF Ch6_Floorplanner.PDF
標(biāo)簽： Xilinx FPGA nbsp 進(jìn)階
上傳用戶：zhyiroy
FPGA的LVDS介紹和xilinx原語(yǔ)的使用方法中文說(shuō)明.rar
標(biāo)簽： xilinx FPGA LVDS
上傳時(shí)間： 2013-08-01
上傳用戶：leehom61
簡(jiǎn)要介紹了數(shù)字下變頻的設(shè)計(jì)，通過(guò)采用xilinx的ise軟件，ipcore的調(diào)用實(shí)現(xiàn)
標(biāo)簽： xilinx ipcore ise 軟件
上傳時(shí)間： 2013-08-05
上傳用戶：zukfu
關(guān)于xilinx的fpga設(shè)計(jì)，華為公司內(nèi)部資料，不是隨便可以看的到得。
標(biāo)簽： xilinx fpga
上傳用戶：wanglf7409
基于Xilinx FPGA的DDRSDRAM的Verilog控制代碼，使用的FPGA為Virtex-4，實(shí)現(xiàn)對(duì)DDRSDRAM的簡(jiǎn)單控制（對(duì)一系列地址的寫入和讀取）。
標(biāo)簽： DDRSDRAM Verilog Xilinx FPGA
上傳時(shí)間： 2013-08-07
上傳用戶：ainimao
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
