高性能ADC產品的出現(xiàn),給混合信號測試領域帶來前所未有的挑戰(zhàn)。并行ADC測試方案實現(xiàn)了多個ADC測試過程的并行化和實時化,減少了單個ADC的平均測試時間,從而降低ADC測試成本。 本文實現(xiàn)了基于FPGA的ADC并行測試方法。在閱讀相關文獻的基礎上,總結了常用ADC參數(shù)測試方法和測試流程。使用FPGA實現(xiàn)時域參數(shù)評估算法和頻域參數(shù)評估算法,并對2個ADC在不同樣本數(shù)條件下進行并行測試。 通過在FPGA內部實現(xiàn)ADC測試時域算法和頻域算法相結合的方法來搭建測試系統(tǒng),完成音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、ADC測試時域算法和頻域算法的FPGA實現(xiàn)。整個測試系統(tǒng)使用Angilent 33220A任意信號發(fā)生器提供模擬激勵信號,共用一個FPGA內部實現(xiàn)的采樣時鐘控制模塊。并行測試系統(tǒng)將WM8731.L片內的兩個獨立ADC的串行輸出數(shù)據(jù)分流成左右兩通道,并對其進行串并轉換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊,并行地實現(xiàn)了ADC參數(shù)的評估算法。 在樣本數(shù)分別為128和4096的實驗條件下,對WM8731L片內2個被測.ADC并行地進行參數(shù)評估,被測參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數(shù)。實驗結果表明,通過在FPGA內配置2個獨立的參數(shù)計算模塊,可并行地實現(xiàn)對2個相同ADC的參數(shù)評估,減小單個ADC的平均測試時間。 FPGA片內實時評估算法的實現(xiàn)節(jié)省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復制,就可實現(xiàn)多個被測ADC在同一時刻并行地被評估,配置靈活。基于FPGA的ADC并行測試方法易于實現(xiàn),具有可行性,但由于噪聲的影響,測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統(tǒng)。 關鍵詞:ADC測試;并行;參數(shù)評估;FPGA;FFT
上傳時間: 2013-07-11
上傳用戶:tdyoung
隨著通信技術的發(fā)展,視頻傳輸系統(tǒng)因具有方便、實時、準確等特點已成為現(xiàn)代工業(yè)管理、安全防范、城市交通中必不可少的重要部分。而光纖傳輸以大容量、保密性能好、抗干擾能力強、傳輸距離等優(yōu)點越來越受人們的關注。本論文以FPGA為核心芯片,結合數(shù)字化技術和時分復用技術,提出了一種無壓縮多路數(shù)字視頻光纖傳輸系統(tǒng)設計方案,并詳細分析方案的設計過程。 系統(tǒng)分A/D轉換、D/A轉換和FPGA數(shù)據(jù)處理三大模塊化進行設計,F(xiàn)PGA數(shù)據(jù)處理模塊實現(xiàn)了程序的配置下載、IO口的控制功能、各時鐘分頻、鎖相功能和多路數(shù)字信號的復接解復接仿真,同時完成了視頻信號的A/D轉換和數(shù)字視頻信號的D/A轉換功能,最終實現(xiàn)了八路視頻信號在一根光纖上實時傳輸?shù)墓δ堋=邮找曨l圖像輪廓清晰、沒有不規(guī)則的閃爍、沒有波浪狀等條紋或橫條出現(xiàn),基本滿足視頻監(jiān)控系統(tǒng)的圖像質量指標要求。各路視頻信號的輸入輸出電接口、阻抗和收發(fā)光接口均符合國家標準,系統(tǒng)具高集成度、靈活性等特點,能廣泛應用于各場合的視頻監(jiān)控系統(tǒng)和安全防范系統(tǒng)中。 關鍵詞:FPGA,光纖傳輸,視頻信號
標簽: FPGA 多路 光纖傳輸系統(tǒng)
上傳時間: 2013-06-05
上傳用戶:zxh1986123
當今,移動通信正處于向第四代通信系統(tǒng)發(fā)展的階段,OFDM技術作為第四代數(shù)字移動通信(4G)系統(tǒng)的關鍵技術之一,被包括LTE在內的眾多準4G協(xié)議所采用。IDFT/DFT作為OFDM系統(tǒng)中的關鍵功能模塊,其精度對基帶解調性能產生著重大的影響,尤其對LTE上行所采用的SC_FDMA更是如此。為了使定點化IDFT/DFT達到較好的性能,本文采用數(shù)字自動增益控制(DAGC)技術,以解決過大輸入信號動態(tài)范圍所造成的IDFT/DFT輸出信噪比(SNR)惡化問題。 首先,本文簡單介紹了較為成熟的AAGC(模擬AGC)技術,并重點關注近年來為了改善其性能而興起的數(shù)字化AGC技術,它們主要用于壓縮ADC輸入動態(tài)范圍以防止其飽和。針對基帶處理中具有累加特性的定點化IDFT/DFT技術,進一步分析了AAGC技術和基帶DAGC在實施對象,實現(xiàn)方法等上的異同點,指出了基帶DAGC的必要性。 其次,根據(jù)LTE協(xié)議,搭建了從調制到解調的基帶PUSCH處理鏈路,并針對基于DFT的信道估計方法的缺點,使用簡單的兩點替換實現(xiàn)了優(yōu)化,通過高斯信道下的MATLAB仿真,證明其可以達到理想效果。仿真結果還表明,在不考慮同步問題的高斯信道下,本文所搭建的基帶處理鏈路,采用64QAM進行調制,也能達到在SNR高于17dB時,硬判譯碼結果為極低誤碼率(BER)的效果。 再次,在所搭建鏈路的基礎上,通過理論分析和MATLAB仿真,證明了包括時域和頻域DAGC在內的基帶DAGC具有穩(wěn)定接收鏈路解調性能的作用。同時,通過對幾種DAGC算法的比較后,得到的一套適用于實現(xiàn)的基帶DAGC算法,可以使IDFT/DFT的輸出SNR處于最佳范圍,從而滿足LTE系統(tǒng)基帶解調的要求。針對時域和頻域DAGC的差異,分別選定移位和加法,以及查表的方式進行基帶DAGC算法的實現(xiàn)。 最后,本文對選定的基帶DAGC算法進行了FPGA設計,仿真、綜合和上板結果說明,時域和頻域DAGC實現(xiàn)方法占用資源較少,容易進行集成,能夠達到的最高工作頻率較高,完全滿足基帶處理的速率要求,可以流水處理每一個IQ數(shù)據(jù),使之滿足基帶解調性能。
上傳時間: 2013-05-17
上傳用戶:laozhanshi111
隨著數(shù)字時代的到來,信息化程度的不斷提高,人們相互之間的信息和數(shù)據(jù)交換日益增加。正交幅度調制器(QAM Modulator)作為一種高頻譜利用率的數(shù)字調制方式,在數(shù)字電視廣播、固定寬帶無線接入、衛(wèi)星通信、數(shù)字微波傳輸?shù)葘拵ㄐ蓬I域得到了廣泛應用。 近年來,集成電路和數(shù)字通信技術飛速發(fā)展,F(xiàn)PGA作為集成度高、使用方便、代碼可移植性等優(yōu)點的通用邏輯開發(fā)芯片,在電子設計行業(yè)深受歡迎,市場占有率不斷攀升。本文研究基于FPGA與AD9857實現(xiàn)四路QAM調制的全過程。FPGA實現(xiàn)信源處理、信道編碼輸出四路基帶I/Q信號,AD9857實現(xiàn)對四路I/Q信號的調制,輸出中頻信號。本文具體內容總結如下: 1.介紹國內數(shù)字電視發(fā)展狀況、國內國際的數(shù)字電視標準,并詳細介紹國內有線電視的系統(tǒng)組成及QAM調制器的發(fā)展過程。 2.研究了QAM調制原理,其中包括信源編碼、TS流標準格式轉換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程,包括能量擴散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設計,其中包括詳細研究了FPGA與AD9857的電路設計、在allegro下的PCB設計及光繪文件的制作,并做成成品。 4.簡單介紹了FPGA的開發(fā)流程。 5.深入研究了基于FPAG代碼開發(fā),其中主要包括I2C接口實現(xiàn),ASI到SPI的轉換,信道編碼中的TS流包處理、能量擴散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼的實現(xiàn)及AD9857的FPGA控制使其實現(xiàn)四路QAM的調制。 6.介紹代碼測試、電路測試及系統(tǒng)指標測試。 最終系統(tǒng)指標測試表明基于FPGA與AD9857的四路DVB-C調制器基本達到了國標的要求。
上傳時間: 2013-04-24
上傳用戶:sn2080395
在團簇與激光相互作用的研究中和在團簇與加速器離子束的碰撞研究中,需要對加速器束流或者激光束進行脈沖化與時序同步,同時用于測量作用產物的探測系統(tǒng)如飛行時間譜儀(TOF)等要求各加速電場的控制具有一定的時序匹配。在整個實驗中,需要用到符合要求的多路脈沖時序信號控制器,而且要求各脈沖序列的周期、占空比、重復頻率等方便可調。為此,本論文基于FPGA設計完成了一款多路脈沖時序控制電路。 本文基于Altera公司的Cyclone系列FPGA芯片EPlC3T100C8,設計出了一款可以同時輸出8路脈沖序列、各脈沖序列之間具有可調高精度延遲、可調脈沖寬度及占空比等。論文討論了FPGA芯片結構及開發(fā)流程,著重討論了較高頻率脈沖電路的可編程實現(xiàn)方法,以及如何利用VHDL語言實現(xiàn)硬件電路軟件化設計的技巧與方法,給出了整個系統(tǒng)設計的原理與實現(xiàn)。討論了高精密電源的PWM技術原理及實現(xiàn),并由此設計了FPGA所需電源系統(tǒng)。給出了配置電路設計、數(shù)據(jù)通信及接口電路的實現(xiàn)。開發(fā)了上層控制軟件來控制各路脈沖時序及屬性。 該電路工作頻率200MHz,輸出脈沖最小寬度可達到10ns,最大寬度可達到us甚至ms量級。可以同時提供l路同步脈沖和7路脈沖,并且7路脈沖相對于同步脈沖的延遲時間可調,調節(jié)步長為5ns。
上傳時間: 2013-06-15
上傳用戶:ZJX5201314
耦合、隔直和旁路電容的選擇。。對電源方面會有一定的幫助。。
上傳時間: 2013-06-03
上傳用戶:cc111
(臺達)開關電源基本原理與設計介紹,比較實用
標簽: 開關電源
上傳時間: 2013-06-15
上傳用戶:ybysp008
高級數(shù)據(jù)鏈路控制規(guī)程,是由ISO開發(fā),面向比特的數(shù)據(jù)鏈路層協(xié)議,具有差錯檢測功能強大、高效和同步傳輸?shù)牡忍攸c,是通信領域中應用最廣泛的協(xié)議之一。隨著大規(guī)模電路的集成度和工藝水平不斷提高,ARM處理器上的高級數(shù)據(jù)鏈路控制器外設,幾乎涵蓋了HDLC規(guī)程常用的大部分子集。利用ARM芯片對HDLC通信過程進行控制,將具有成本低廉、靈活性好、便于擴展為操作系統(tǒng)下的應用程序等優(yōu)點。本文在這一背景下,提出了在ARM下實現(xiàn)鏈路層傳輸?shù)姆桨福诜桨钢袑崿F(xiàn)了基于HDLC協(xié)議子集的簡單協(xié)議。 本文以嵌入式的高速發(fā)展為背景,對基于ARM核微處理器的鏈路層通信規(guī)程進行研究,闡述了HDLC幀的結構、特點和工作原理,提出了在ARM芯片上實現(xiàn)HDLC規(guī)程的兩種方法,同時給出其設計方案、關鍵代碼和調試方法。其中,重點對無操作系統(tǒng)時中斷模式下,以及基于操作系統(tǒng)時ARM芯片上實現(xiàn)HDLC規(guī)程的方法進行了探討設計。
標簽: ARM 高級數(shù)據(jù)鏈路控制規(guī)程
上傳時間: 2013-08-04
上傳用戶:時代將軍
根據(jù)機械電子工程類專業(yè)測控實驗教學平臺數(shù)據(jù)采集的需要,在綜合考慮成本和性能基礎上,提出以為主處理芯片的數(shù)據(jù)采集卡設計方案。 該方案的主要特點是,使用基于ARM7TDMI內核的,工作主頻最高可達44MHz;內置高性能的ADC和DAC模塊,采樣速度最高可達1MSPS,采樣精度為12位;模擬信號輸入通道最多可達16路,模擬信號輸出通道最高可達4路;具有豐富的外設資源可以使用,GPIO口數(shù)目最高可達40個。 在設計中采用了模塊化思想,將系統(tǒng)分為四個功能模塊:主模塊的功能是控制ADC進行信號采集和DAC進行模擬信號輸出;模擬信號模塊的作用是對傳感器輸入信號和DAC輸出波形進行簡單的調理;數(shù)字信號模塊引出32路數(shù)字I/O口,可用于需要采集數(shù)字量的場合;JTAG模塊可進行程序的調試和下載,對于數(shù)據(jù)采集卡的二次開發(fā)有很大的作用。 在本數(shù)據(jù)采集卡上,嘗試進行了μC/OSⅡ操作系統(tǒng)的移植,成功實現(xiàn)了四個任務的管理。在實際應用中,工作數(shù)小時仍可保持正常的運行。 為檢驗數(shù)據(jù)采集卡的串口通訊能力,利用LabVIEW程序讀取下位機串口發(fā)送的已采集到的數(shù)據(jù),進行波形圖繪制。 為檢驗本數(shù)據(jù)采集卡的ADC和DAC精度,設計實驗利用DAC輸出波形,并利用ADC將采集到的波形通過LabVIEW顯示,測量結果顯示兩者電壓值誤差均在可允許的3LSB(Least Significant Bit)范圍內,表明本數(shù)據(jù)采集卡已基本實現(xiàn)預期設計指標。
標簽: ARM 數(shù)據(jù)采集卡
上傳時間: 2013-04-24
上傳用戶:bruce
本文首先介紹了主流8位MCU(微控制器)的通用架構,通過比較分析主流國際MCU半導體供應商的MCU產品,結合作者在德國英飛凌公司的項目實踐,分析了英飛凌XC866系列8位MCU的架構特點和功能特性。在此基礎上,介紹了該MCU芯片的系統(tǒng)集成方法,以及組成模塊的架構和功能。 LlN協(xié)議是當前廣泛應用的車載局部互連協(xié)議,作為英飛凌XC866MCU上很關鍵的一個外圍IP,本論文在介紹了MCU架構基礎上,設計實現(xiàn)了LlN控制器。LIN協(xié)議是UART在數(shù)據(jù)鏈路層上的擴展,其關鍵是LlN協(xié)議數(shù)據(jù)鏈路層的檢測實現(xiàn)。本文給出了一種可靠,高效的協(xié)議檢測機制,從而使軟件和硬件更好配合工作完成協(xié)議檢測。在完成LlN控制器設計后,本文結合了XC866ADC的架構,介紹了ADC模擬和系統(tǒng)的數(shù)字接口概念和實現(xiàn)要點,介紹了如何考慮分析選擇合理的數(shù)字接口方案。論文最后以XC866的系統(tǒng)架構為基礎,提出了一種高效的基于FPGA的IP原型驗證平臺方案,并以LlN控制器作為驗證這一平臺的IP,在FPGA上成功的實現(xiàn)了驗證方案。論文同時介紹了從SOC設計向FPGA原型驗證轉換時的處理方法及工程經驗,介紹了MCU及驗證平臺的測試平臺思想,以及基于FPGA原型和邏輯分析儀實時測試的MCU固件代碼覆蓋率測試方法。 目前8位MCU在中低端的應用越來越廣泛,特別是目前發(fā)展迅速的汽車電子和消費電子領域。因此對MCU架構的不斷研究和提高,對更多面向應用領域的IP的研究和設計,以及如何更快速的實現(xiàn)芯片驗證將極大的推動MCU在各個領域的應用和推廣,將產生極大的經濟和應用價值。
上傳時間: 2013-07-14
上傳用戶:李夢晗