國產(chǎn)ADC替代，我在網(wǎng)上找的，希望能幫到正在國產(chǎn)化的你，剛才不會傳~只傳了1個，這回是全套了免費給大家
標(biāo)簽： 國產(chǎn)ADC
上傳時間： 2022-04-07
上傳用戶：zhanglei193
STM32F4 ADC模數(shù)轉(zhuǎn)換實驗例程，有需要的可以參考！
標(biāo)簽： stm32f4 adc 模數(shù)轉(zhuǎn)換
上傳時間： 2022-04-15
上傳用戶：20125101110
該文檔為基于FPGA的ADC采集系統(tǒng)設(shè)計總結(jié)文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2022-04-18
上傳用戶：
STM32F103C8T6配套程序源碼-ADC實驗，對于初學(xué)者可以參考學(xué)習(xí)；
上傳時間： 2022-04-26
上傳用戶：20125101110
該文檔為DSP教程---ADC和DAC總結(jié)文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
標(biāo)簽： DSP
上傳時間： 2022-05-01
上傳用戶：XuVshu
該文檔為基于FPGA的ADC采集系統(tǒng)的設(shè)計總結(jié)文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2022-05-04
上傳用戶：aben
Tms32f28335 dsp 流水燈 定時器 LCD12864顯示 ADC 繼電器控制等CCS工程軟件源碼，14個基礎(chǔ)源碼例程，可以做為你的設(shè)計參考。
標(biāo)簽： tms32f28335 dsp 流水燈 定時器
上傳時間： 2022-05-08
上傳用戶：
是一個集成的熱電偶測量系統(tǒng)，基于AD7124-4/AD7124-8低功耗、低噪聲、24位 - 型模數(shù)轉(zhuǎn)換器(ADC)，針對高精度測量應(yīng)用而優(yōu)化。使用該系統(tǒng)的熱電偶測量在?50°C至+200°C的測量溫度范圍內(nèi)具有±1°C的整體系統(tǒng)精度。系統(tǒng)的典型無噪聲碼分辨率約為15位。AD7124-4可配置為4個差分或7個偽差分輸入通道，而AD7124-8可配置為8個差分或15個偽差分輸入通道。片內(nèi)低噪聲可編程增益陣列(PGA)確保ADC中可直接輸入小信號。
標(biāo)簽： adc
上傳時間： 2022-05-25
上傳用戶：
基于STM32F103的ADC試驗例程，C語言代碼。
上傳時間： 2022-06-08
上傳用戶：
ADS1256 是TI（Texas I nstruments ）公司推出的一款低噪聲高分辨率的24 位Si gma - Delta（"- #）模數(shù)轉(zhuǎn)換器（ADC）。"- #ADC 與傳統(tǒng)的逐次逼近型和積分型ADC 相比有轉(zhuǎn)換誤差小而價格低廉的優(yōu)點，但由于受帶寬和有效采樣率的限制，"- #ADC 不適用于高頻數(shù)據(jù)采集的場合。該款A(yù)DS1256 可適合于采集最高頻率只有幾千赫茲的模擬數(shù)據(jù)的系統(tǒng)中，數(shù)據(jù)輸出速率最高可為30K 采樣點／秒（SPS），有完善的自校正和系統(tǒng)校正系統(tǒng)， SPI 串行數(shù)據(jù)傳輸接口。本文結(jié)合筆者自己的應(yīng)用經(jīng)驗，對該ADC 的基本原理以及應(yīng)用做簡要介紹。ADs1256 的總體電氣特性下面介紹在使用ADs1256 的過程中要注意的一些電氣方面的具體參數(shù)：模擬電源（AVDD ）輸入范圍+ 4 . 75V !+ 5 .25V，使用的典型值為+ 5 .00V；數(shù)字電源（DVDD ）輸入范圍+ 1 . 8V !+ 3 .6V，使用的典型值+ 3 .3V；參考電壓值（VREF= VREFP- VREFN）的范圍+ 0 .5V!+ 2 .6V，使用的典型值為+ 2 .5V；耗散功率最大為57mW；每個模擬輸入端（AI N0 !7 和AI NC M）相對于模擬地（AGND）的絕對電壓值范圍在輸入緩沖器（BUFFER）關(guān)閉的時候為AGND-0 .1 !AVDD+ 0 . 1 ，在輸入緩沖器打開的時候為AGND !AVDD-2 .0 ；滿刻度差分模擬輸入電壓值（VI N = AI NP -AI NN）為+ ／-（2VREF／PGA）；數(shù)字輸入邏輯高電平范圍0 .8DVDD!5 .25V（除D0 !D3 的輸入點平不可超過DVDD 外），邏輯低點平范圍DGND!0 .2DVDD；數(shù)字輸出邏輯高電平下限為0 .8DVDD，邏輯低電平上限為0 .2DVDD，輸出電流典型值為5mA；主時鐘頻率由外部晶體振蕩器提供給XTAL1和XTAL2 時，要求范圍為2 M!10 MHz ，僅由CLKI N 輸入提供時，范圍為0 .1 M!10 MHz 。
上傳時間： 2022-06-10
上傳用戶：
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
