在傳統(tǒng)的電力電子電路中，DC/DC變換器通常采用模擬電路實(shí)現(xiàn)電壓或電流的控制。數(shù)字控制與模擬控制相比，有著顯著的優(yōu)點(diǎn)，數(shù)字控制可以實(shí)現(xiàn)復(fù)雜的控制策略，同時大大提高系統(tǒng)的可靠性和靈活性，并易于實(shí)現(xiàn)系統(tǒng)的智能化。但目前數(shù)字控制基本上限于電力傳動領(lǐng)域，DC/DC變換器由于其開關(guān)頻率較高，一般其外圍功能由DSP或微處理器完成，而控制的核心，如PWM發(fā)生等大多采用專用控制芯片實(shí)現(xiàn)。FPGA由于其快速性、靈活性及保密性等優(yōu)點(diǎn)，近年來在數(shù)字控制領(lǐng)域受到越來越多的關(guān)注。基于FPGA的DC/DC變換器是電力電子領(lǐng)域重要的研究方向之一。本文研究了同步Buck變換器的建模、設(shè)計及仿真，采用Xinlix的VIRTEX-Ⅱ PRO FPGA開發(fā)板實(shí)現(xiàn)了Buck變換器的全數(shù)字控制。 論文首先從Buck變換器的理論分析入手，根據(jù)它的物理特性，研究了該變換器的狀態(tài)空間平均模型和小信號分析。為了獲得高性能的開關(guān)電源，提出并分析了混雜模型設(shè)計方案，然后進(jìn)行了控制器設(shè)計。并采用MATLAB/SIMULINK建立了同步Buck電路的仿真模型，并進(jìn)行仿真研究。浮點(diǎn)仿真的運(yùn)算精度與溢出問題，影響了仿真的精度。為了克服這些不足，作者采用了定點(diǎn)仿真方法，得到了滿意的仿真結(jié)果。論文還著重論述了開關(guān)電源的數(shù)字控制器部分，數(shù)字控制器一般由三個主要功能模塊組成：模數(shù)轉(zhuǎn)換器、數(shù)字脈寬調(diào)制器(Digital PulseWidth Modulation：DPWM)和數(shù)字補(bǔ)償器。文中重點(diǎn)研究了DPWM和數(shù)字補(bǔ)償器，闡述了目前高頻數(shù)字控制變換器中存在的主要問題，特別是高頻狀態(tài)下DPWM分辨率較低，影響控制精度，甚至引起極限環(huán)(Limit Cycling)現(xiàn)象，對DPWM分辨率的提高與系統(tǒng)硬件工作頻率之間的矛盾、DPWM分辨率與A/D分辨率之間的關(guān)系等問題作了全面深入的分析。論文提出了一種新的提高DPWM分辨率的方法，該方法在不提高系統(tǒng)硬件頻率的前提下，采用軟件使DPWM的分辨率大大提高。作者還設(shè)計了兩種數(shù)字補(bǔ)償器，并進(jìn)行了分析比較，選擇了合適的補(bǔ)償算法，達(dá)到了改善系統(tǒng)性能的目的。 設(shè)計完成后，作者使用ISE 9.1i軟件進(jìn)行了FPGA實(shí)現(xiàn)的前、后仿真，驗(yàn)證了所提出理論及控制算法的正確性。作者完成了Buck電路的硬件制作及基于FPGA的軟件設(shè)計，采用32MHz的硬件晶振實(shí)現(xiàn)了11-bit的DPWM分辨率，開關(guān)頻率達(dá)到1MHz，得到了滿意的系統(tǒng)性能，論文最后給出了仿真和實(shí)驗(yàn)結(jié)果。
標(biāo)簽： FPGA DCDC 高頻 數(shù)字
上傳時間： 2013-07-23
上傳用戶：kristycreasy
本文以Turbo碼編譯碼器的FPGA實(shí)現(xiàn)為目標(biāo)，對Turbo碼的編譯碼算法和用硬件語言將其實(shí)現(xiàn)進(jìn)行了深入的研究。 首先，在理論上對Turbo碼的編譯碼原理進(jìn)行了介紹，確定了Max-log-MAF算法的譯碼算法，結(jié)合CCSDS標(biāo)準(zhǔn)，在實(shí)現(xiàn)編碼器時，針對標(biāo)準(zhǔn)中給定的幀長、碼率與交織算法，以及偽隨機(jī)序列模塊與幀同步模塊，提出了相應(yīng)解決方案；而在相應(yīng)的譯碼器設(shè)計中，采用了FPGA設(shè)計中“自上而下”的設(shè)計方法，權(quán)衡硬件實(shí)現(xiàn)復(fù)雜度與處理時延等因素，優(yōu)先考慮面積因素，提高元件的重復(fù)利用率和降低電路復(fù)雜度，來實(shí)現(xiàn)Turbo碼的Max-log-MAP算法譯碼。把整個系統(tǒng)分割成不同的功能模塊，分別闡述了實(shí)現(xiàn)過程。 然后，基于Verilog HDL 設(shè)計出12位固點(diǎn)數(shù)據(jù)的Turbo編譯碼器以及仿真驗(yàn)證平臺，與用Matlab語言設(shè)計的相同指標(biāo)的浮點(diǎn)數(shù)據(jù)譯碼器進(jìn)行性能比較，得到該設(shè)計的功能驗(yàn)證。 最后，研究了Tuxbo碼譯碼器幾項(xiàng)最新技術(shù)，如滑動窗譯碼，歸一化處理，停止迭代技術(shù)結(jié)合流水線電路設(shè)計，將改進(jìn)后的譯碼器與先前設(shè)計的譯碼器分別在ISE開發(fā)環(huán)境中針對目標(biāo)器件xilinx Virtex-Ⅱ500進(jìn)行電路綜合，證實(shí)了這些改進(jìn)技術(shù)能有效地提高譯碼器的吞吐量，減少譯碼時延和存儲器面積從而降低功耗。
上傳時間： 2013-04-24
上傳用戶：haohaoxuexi
交流電源供電方式正在由集中式向分布式、全功能式發(fā)展，而實(shí)現(xiàn)分布式電源的核心就是模塊的并聯(lián)技術(shù)。多臺逆變器并聯(lián)可以實(shí)現(xiàn)大容量供電和冗余供電，可大大提高系統(tǒng)的靈活性，使電源系統(tǒng)的體積重量大為降低，同時其主開關(guān)器件的電流應(yīng)力也可大大減少，從根本上提高了可靠性、降低成本和提高功率密度。本文主要研究逆變器并聯(lián)技術(shù)。 本文首先對電壓、電流雙閉環(huán)逆變器控制系統(tǒng)進(jìn)行了研究。通過對傳遞函數(shù)的分析，得到了基于等效輸出阻抗的雙閉環(huán)控制的逆變器并聯(lián)系統(tǒng)模型。在分析逆變器模型的基礎(chǔ)上設(shè)計了各控制器參數(shù)，并通過MATLAB仿真進(jìn)行了驗(yàn)證。根據(jù)上述模型，分析了逆變器并聯(lián)的環(huán)流特性，以及基于有功和無功功率的并聯(lián)控制方案。 隨著電子技術(shù)的不斷發(fā)展，F(xiàn)PGA技術(shù)正在越來越多地用于工程實(shí)踐中。本文在研究SPWM控制技術(shù)的基礎(chǔ)上，應(yīng)用FPGA芯片EP1C12Q240C8實(shí)現(xiàn)了SPWM數(shù)字控制器，用于多模塊逆變器并聯(lián)控制系統(tǒng)。文中給出了仿真結(jié)果和芯片的測試結(jié)果。 基于FPGA的三相逆變器并聯(lián)數(shù)字控制器的研究具有現(xiàn)實(shí)意義，設(shè)計具有創(chuàng)新性。仿真和芯片的初步測試結(jié)果表明：本文設(shè)計的基于FPGA的逆變器并聯(lián)數(shù)字控制器能夠滿足逆變器并聯(lián)系統(tǒng)的要求。
標(biāo)簽： FPGA 三相逆變器 并聯(lián) 技術(shù)研究
上傳時間： 2013-08-05
上傳用戶：ccclll
可靠通信要求消息從信源到信宿盡量無誤傳輸，這就要求通信系統(tǒng)具有很好的糾錯能力，如使用差錯控制編碼。自仙農(nóng)定理提出以來，先后有許多糾錯編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優(yōu)異的糾錯性能成為通信界的一個里程碑。 然而，Turbo碼迭代譯碼復(fù)雜度大，導(dǎo)致其譯碼延時大，故而在工程中的應(yīng)用受到一定限制，而并行Turbo譯碼可以很好地解決上述問題。本論文的主要工作是通過硬件實(shí)現(xiàn)一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲器的并行子交織器解決方法，很好地解決了并行訪問存儲器沖突的問題。 本論文在現(xiàn)場可編程門陣列(FPGA)平臺上實(shí)現(xiàn)了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實(shí)現(xiàn)的并行Turbo編譯碼器在時鐘頻率為33MHz，幀長為1024比特，并行子譯碼器數(shù)和最大迭代次數(shù)均為4時，可支持8.2Mbps的編譯碼數(shù)掘吞吐量，而譯碼時延小于124us。本文還使用EP2C35FPGA芯片設(shè)計了系統(tǒng)開發(fā)板。該開發(fā)板可提供高速以太網(wǎng)MAC／PHY和PCI接口，很好地滿足了通信系統(tǒng)需求。系統(tǒng)測試結(jié)果表明，本文所實(shí)現(xiàn)的并行Turbo編譯碼器及其開發(fā)板運(yùn)行正確、有效且可靠。 本論文主要分為五章，第一章為緒論，介紹Turbo碼背景和硬件實(shí)現(xiàn)相關(guān)技術(shù)。第二章為基于幀分裂和歸零的并行Turbo編碼的設(shè)計與實(shí)現(xiàn)，分別介紹了編碼器和譯碼器的RTL設(shè)計，還提出了一種基于多端口存儲器的并行子交織器和解交織器設(shè)計。第三章討論了使用NIOS處理器的SOC架構(gòu)，使用SOC架構(gòu)處理系統(tǒng)和基于NIOSII處理器和uC／0S一2操作系統(tǒng)的架構(gòu)。第四章介紹了FPGA系統(tǒng)開發(fā)板設(shè)計與調(diào)試的一些工作。最后一章為本文總結(jié)及其展望。
上傳時間： 2013-04-24
上傳用戶：ziyu_job1234
隨著人們對無線通信需求和質(zhì)量的要求越來越高，無線通信設(shè)備的研發(fā)也變得越來越復(fù)雜，系統(tǒng)測試在整個設(shè)備研發(fā)過程中所占的比重也越來越大。為了能夠盡快縮短研發(fā)周期，測試人員需要在實(shí)驗(yàn)室模擬出無線信道的各種傳播特性，以便對所設(shè)計的系統(tǒng)進(jìn)行調(diào)試與測試。無線信道仿真器是進(jìn)行無線通信系統(tǒng)硬件調(diào)試與測試不可或缺的儀器之一。 本文設(shè)計的無線信道仿真器是以Clarke信道模型為參考，采用基于Jakes模型的改進(jìn)算法，使用Altera公司的StratixⅡ EP2S180模擬實(shí)現(xiàn)了頻率選擇性衰落信道。信道仿真器實(shí)現(xiàn)了四根天線數(shù)據(jù)的上行接收，每根天線由八條可分辨路徑，每條可分辨路徑由64個反射體構(gòu)成，每根天線可分辨路徑和反射體的數(shù)目可以獨(dú)立配置。通過對每個反射體初始角度和初始相位的設(shè)置，并且保證反射體的角度和相位是均勻分布的隨機(jī)數(shù)，可以使得同一條路徑不同反射體之間的非相關(guān)特性，得到的多徑傳播信道是一個離散的廣義平穩(wěn)非相關(guān)散射模型(WSSUS)。無線信道仿真器模擬了上行數(shù)據(jù)傳輸環(huán)境，上行數(shù)據(jù)由后臺產(chǎn)生后儲存在單板上的SDRAM中。啟動測試之后，上行數(shù)據(jù)在CPU的控制下通過信道仿真器，然后送達(dá)基帶處理板解調(diào)，最后測試數(shù)據(jù)的誤碼率和誤塊率，從而分析基站的上行接收性能。 首先，本文研究了3GPP TS 25.141協(xié)議中對通信設(shè)備測試的要求和無線信道自身的特點(diǎn)，完成了對無線信道仿真器系統(tǒng)設(shè)計方案的吸收和修改。 其次，針對FPGA內(nèi)部資源結(jié)構(gòu)，研究了信道仿真器FPGA實(shí)現(xiàn)過程中的困難和資源的消耗，進(jìn)行了模塊劃分。主要完成了時延模塊、瑞利衰落模塊、背板接口模塊等的RTL級代碼的開發(fā)、仿真、綜合和板上調(diào)試；完成了FPGA和后臺軟件的聯(lián)合調(diào)試；完成了兩天線到四天線的改版工作，使FPGA內(nèi)部的工作頻率翻了一倍，大幅降低了FPGA資源的消耗。 最后，在完成無線信道仿真器的硬件設(shè)計之后，對無線信道仿真器的測試根據(jù)3GPP TS 25.141 V6.13.0協(xié)議中的要求進(jìn)行，即在數(shù)據(jù)誤塊率(BLER)一定的情況下，對不同信道傳播環(huán)境和不同傳輸業(yè)務(wù)下的信噪比(Eb/No)進(jìn)行測試，單天線和多天線的測試結(jié)果符合協(xié)議中規(guī)定的信噪比(Eb/No)的要求。
上傳時間： 2013-04-24
上傳用戶：小楊高1
主版上有很多PCI的介面可以利用，他的LAYOUT有一些注意事項(xiàng)及必須處理走線的特性阻抗才可以讓系統(tǒng)穩(wěn)定。
上傳時間： 2013-06-14
上傳用戶：夢雨軒膂
本課題涉及先進(jìn)的FPGA技術(shù)引入到數(shù)控插補(bǔ)時某些算法的改進(jìn)，主要目的是更好的利用FPGA具有系統(tǒng)芯片化、高可靠性、開發(fā)設(shè)計周期短等特點(diǎn)，及具有系統(tǒng)內(nèi)可再編程的性能，來解決目前軟件插補(bǔ)速度慢而硬件插補(bǔ)設(shè)計復(fù)雜、調(diào)整和修...
上傳時間： 2013-04-24
上傳用戶：gjzeus
目前見到的許多關(guān)于直流電機(jī)的測速與控制類文獻(xiàn)中，以研究無刷直流電機(jī)較多，采用PID算法，PWM調(diào)速的居多。這些文獻(xiàn)所采用的控制器一般都是Motorola公司的MC33035，MICROLlinear公司的ML4425/4428,諸如Infineon的嵌入式單片機(jī)C504或采用通用的PWM芯片如SG3524、TL494等。采用這些ASIC芯片，雖然能實(shí)現(xiàn)直流電機(jī)的無級調(diào)速，但還存在一些問題，如無法與計算機(jī)直接接口，許多較為復(fù)雜的控制算法無法在不增加硬件成本的情況下實(shí)現(xiàn)，控制器的人機(jī)界面不理想。總的來講，控制器的智能化程度不高，可移植性差。雖然采用PWM芯片來實(shí)現(xiàn)電機(jī)無級調(diào)速的方案成本較低，但當(dāng)控制器針對不同的應(yīng)用場合增加多種附加功能時，其靈活性不夠，而且反而增加硬件的成本。還有一些使用PLC控制器或高檔處理器芯片（如DSP器件）的文獻(xiàn)，它們雖然具有較高的控制性能，但由于這些高檔處理器價格過高，需要更多的外圍器件，因此也不具備在通常情況下大規(guī)模使用的條件。 從發(fā)展趨勢上看，總體的研究方向是提出質(zhì)量更高的算法和調(diào)速方案，以及在考慮成本要求的前提下選擇適合這種算法的核心控制器。 在研究方法上，有的采用軟件仿真，從理論作深入的研究；有的通過實(shí)踐總結(jié)提出一些具有使用價值的實(shí)踐方法。其中常見的有PID算法，模糊PID算法，結(jié)合神經(jīng)算法的PID算法等；在調(diào)速方案上，有采用普通的PWM調(diào)速，也有特殊PWM(PWM-ON-PWM)調(diào)速以及其它調(diào)速方式。另外電機(jī)轉(zhuǎn)速測量方案通常有光電式和磁電式，也有用超聲波測量的方案。 直流電機(jī)，尤其是永磁直流無刷直流電機(jī)（PM-BLDC），由于其固有的許多特點(diǎn)，在加上我國的稀土資源豐富，被眾多電機(jī)專家認(rèn)為是21世紀(jì)的新型換代產(chǎn)品。隨著半導(dǎo)體集成電路，電力電子器件，控制原理和稀土材料工業(yè)的發(fā)展，可以預(yù)見這種產(chǎn)品必然會逐步取代傳統(tǒng)結(jié)構(gòu)的交流電動機(jī)加變頻調(diào)速器的模式，近年來已廣泛應(yīng)用于家電、汽車、數(shù)控機(jī)床、機(jī)器人等更多的領(lǐng)域。
上傳時間： 2013-06-25
上傳用戶：壞天使kk
實(shí)現(xiàn)PWM的電機(jī)調(diào)速功能，很實(shí)用，需要的可以參考一下。
標(biāo)簽： PWM C語言 調(diào)速 程序編寫
上傳時間： 2013-04-24
上傳用戶：520
基于嵌入式技術(shù)的遠(yuǎn)程監(jiān)控系統(tǒng)可以達(dá)到動態(tài)、無死角的監(jiān)控目的，可以對一些特殊環(huán)境進(jìn)行遠(yuǎn)程監(jiān)視和控制，且不受濕度、溫度等條件的影響，廣泛應(yīng)用于軍事、交通、智能家居、醫(yī)療監(jiān)護(hù)等多個領(lǐng)域。可以解決傳統(tǒng)監(jiān)控系統(tǒng)將圖像采集設(shè)備固定在一個地方而使監(jiān)控范圍有限，適用場合少等弊端。 本文設(shè)計了一款基于ARM和FPGA的遠(yuǎn)程監(jiān)控系統(tǒng)。首先在對遠(yuǎn)程監(jiān)控系統(tǒng)功能分析的基礎(chǔ)上，設(shè)計了以ARM為主控制器和FPGA為輔助控制器的硬件電路，采用ARM芯片控制圖像采集、速度采集、網(wǎng)絡(luò)傳輸?shù)雀蓴_小的模塊，采用FPGA芯片控制電機(jī)驅(qū)動、舵機(jī)驅(qū)動、電池監(jiān)控等干擾大的模塊，大大提高了系統(tǒng)的穩(wěn)定性；其次設(shè)計了基于WinCE操作系統(tǒng)的圖像采集、GPIO、PWM、外中斷EINT-19的流接口驅(qū)動程序；同時設(shè)計了基于WinCE操作系統(tǒng)的圖像采集及壓縮、網(wǎng)絡(luò)通信、車模速度采集的應(yīng)用程序；FPGA內(nèi)部邏輯電路采用Verilog語言完成電源監(jiān)控、舵機(jī)控制、直流電機(jī)控制等功能。 本系統(tǒng)集圖像采集和壓縮、運(yùn)動控制、網(wǎng)絡(luò)傳輸于一體。其圖像采集速度達(dá)30幀/秒，圖像分辨率達(dá)640x480，JPEG壓縮比達(dá)10：1，控制命令響應(yīng)時間為1s，網(wǎng)絡(luò)傳輸速率達(dá)10Mbps。其功能擴(kuò)展容易，功耗低，體積小，抗干擾能力強(qiáng)，具有很好的市場前景。
標(biāo)簽： FPGA ARM 遠(yuǎn)程監(jiān)控 系統(tǒng)設(shè)計
上傳時間： 2013-06-18
上傳用戶：heart520beat
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
