亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

asc

  • 可以轉(zhuǎn)換封包asc的東東大家請(qǐng)指點(diǎn)指點(diǎn)

    可以轉(zhuǎn)換封包asc的東東大家請(qǐng)指點(diǎn)指點(diǎn),到別處找來(lái)的,有人用得著就太好了

    標(biāo)簽: asc 轉(zhuǎn)換

    上傳時(shí)間: 2017-05-07

    上傳用戶:GavinNeko

  • 在VB中把中文轉(zhuǎn)化成Unicode碼 首先介紹一下VB中的兩個(gè)函數(shù):ChrW()和ascW().對(duì)于Chr()和asc()函數(shù)大家一定很熟悉,對(duì)于ChrW()和ascW()可能會(huì)比較生疏一點(diǎn). Ch

    在VB中把中文轉(zhuǎn)化成Unicode碼 首先介紹一下VB中的兩個(gè)函數(shù):ChrW()和ascW().對(duì)于Chr()和asc()函數(shù)大家一定很熟悉,對(duì)于ChrW()和ascW()可能會(huì)比較生疏一點(diǎn). ChrW 函數(shù)返回包含 Unicode 的 String,若在不支持 Unicode 的平臺(tái)上,則其功能與 Chr 函數(shù)相同 ascW 函數(shù)返回 Unicode 字符代碼,若平臺(tái)不支持 Unicode,則與 asc 函數(shù)功能相同。

    標(biāo)簽: ChrW ascW Unicode asc

    上傳時(shí)間: 2017-05-08

    上傳用戶:yangbo69

  • 基于51單片機(jī)的 12864顯示asc

    基于51單片機(jī)的 12864顯示asc

    標(biāo)簽: 12864 asc 51單片機(jī)

    上傳時(shí)間: 2017-05-11

    上傳用戶:sjyy1001

  • ascii碼的88點(diǎn)陣數(shù)據(jù).rar

    ascii碼的8*8點(diǎn)陣數(shù)據(jù),豎著排的。 code unsigned char asc5x8dot[96][5]={//asc碼0x20~0x7f

    標(biāo)簽: ascii 點(diǎn)陣 數(shù)據(jù)

    上傳時(shí)間: 2013-04-24

    上傳用戶:HGH77P99

  • 59564377SMS_Mcu_Program.rar

    51單片機(jī)控制TC35I無(wú)線通信模塊的完整Keil C程序,還包含GB2312與Unicode轉(zhuǎn)換,國(guó)標(biāo)漢字、asc字符顯示,串口通信,液晶模塊控制等程序

    標(biāo)簽: SMS_Mcu_Program 59564377

    上傳時(shí)間: 2013-06-02

    上傳用戶:wangrong

  • 基于FPGA的JPEG壓縮系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

    對(duì)弓網(wǎng)故障的檢測(cè)在列車提速的今天顯得尤其重要,原始故障圖像數(shù)據(jù)量的巨大使實(shí)時(shí)存儲(chǔ)和傳輸故障圖像極其困難。JPEG作為一種低復(fù)雜度、高壓縮比的圖像壓縮標(biāo)準(zhǔn)在多媒體、網(wǎng)絡(luò)傳輸?shù)阮I(lǐng)域得到廣泛的應(yīng)用。和相同圖像質(zhì)量的其它常用文件格式(如GIF,TIFF,PCX)相比,JPEG是目前靜態(tài)圖像中壓縮比最高的。 FPGA以其設(shè)計(jì)靈活、高速的卓越特性,逐漸成為許多應(yīng)用中首先器件,尤其是與Verilog和VHDL等語(yǔ)言的結(jié)合,大大變革了電子系統(tǒng)的設(shè)計(jì)方法,加速了系統(tǒng)的設(shè)計(jì)進(jìn)程。 本文旨在研究并實(shí)現(xiàn)一種實(shí)時(shí)采集并對(duì)特定幀進(jìn)行壓縮傳輸?shù)姆椒āMㄟ^(guò)采用可編程邏輯器件FPGA來(lái)實(shí)現(xiàn)整個(gè)采集、顯示、壓縮和傳輸,使系統(tǒng)具有可定制、高速度等優(yōu)點(diǎn)。 本文首先介紹了開(kāi)發(fā)硬件可編程邏輯門(mén)陣列FPGA及其開(kāi)發(fā)語(yǔ)言Veridlog,并介紹了FPGA的設(shè)計(jì)方法及開(kāi)發(fā)流程;接著介紹了PAL制視頻采集的相關(guān)知識(shí)及設(shè)計(jì),其中主要包括基于I2C總線的模擬視頻解碼控制、視頻的數(shù)字化ITU-R BT.601標(biāo)準(zhǔn)介紹及視頻同步信號(hào)的獲取、基于SDRAM的視頻幀存儲(chǔ)、VGA顯示控制設(shè)計(jì);隨后介紹了JPEG標(biāo)準(zhǔn),并根據(jù)故障檢測(cè)的特點(diǎn),設(shè)計(jì)了針對(duì)灰度圖像壓縮的JPEG編碼器,設(shè)計(jì)中先分別對(duì)組成JPEG編碼器的二維DCT變換模塊、量化模塊、Z字掃描模塊、變換直流系數(shù)的差分脈沖編碼模塊、交流系數(shù)的游程編碼模塊、哈夫曼編碼模塊及打包模塊進(jìn)行了仿真測(cè)試,然后再對(duì)整個(gè)JPEG編碼器進(jìn)行了測(cè)試;最后設(shè)計(jì)了單幀視頻的SRAM緩存,并將緩存的源圖像采用本文設(shè)計(jì)的JPEG編碼器進(jìn)行壓縮,再設(shè)計(jì)一個(gè)僅包含發(fā)送功能的UART 將壓縮后的碼流傳輸?shù)絇C機(jī),在PC機(jī)上通過(guò)將接收的碼流以ascⅡ碼的形式還原為采集圖片。 本文實(shí)現(xiàn)了整個(gè)采集壓縮系統(tǒng),同時(shí)也進(jìn)一步驗(yàn)證了本文設(shè)計(jì)的灰度圖像JPEG編碼器的正確性。相信本文無(wú)論是對(duì)弓網(wǎng)故障的圖像檢測(cè),還是對(duì)于JPEG編碼器的芯片設(shè)計(jì)都有一定的參考價(jià)值。

    標(biāo)簽: FPGA JPEG 壓縮系統(tǒng)

    上傳時(shí)間: 2013-04-24

    上傳用戶:cuiqiang

  • 基于FPGA的GPS定位信息處理系統(tǒng)設(shè)計(jì)

    隨著GPS(Global Positioning System)技術(shù)的不斷發(fā)展和成熟,其全球性、全天候、低成本等特點(diǎn)使得GPS接收機(jī)的用戶數(shù)量大幅度增加,應(yīng)用領(lǐng)域越來(lái)越廣。但由于定位過(guò)程中各種誤差源的存在,單機(jī)定位精度受到影響。目前常從兩個(gè)方面考慮減小誤差提高精度:①用高精度相位天線、差分技術(shù)等通過(guò)提高硬件成本獲取高精度;②針對(duì)誤差源用濾波算法從軟件方面實(shí)現(xiàn)精度提高。兩種方法中,后者相對(duì)于前者在滿足精度要求的前提下節(jié)約成本,而且便于系統(tǒng)融合,是應(yīng)用于GPS定位的系統(tǒng)中更有前景的方法。但由于在系統(tǒng)中實(shí)現(xiàn)定位濾波算法需要時(shí)間,傳統(tǒng)CPU往往不能滿足實(shí)時(shí)性的要求,而FPGA以其快速并行計(jì)算越來(lái)越受到青睞。    本文在FPGA平臺(tái)上,根據(jù)“先時(shí)序后電路”的設(shè)計(jì)思想,由同步?jīng)]計(jì)方法以及自頂向下和自下而上的混合設(shè)計(jì)方法實(shí)現(xiàn)系統(tǒng)的總體設(shè)計(jì)。從GPS-OEM板輸出的定位信息的接收到定位結(jié)果的坐標(biāo)變換,最終到kalman濾波遞推計(jì)算減小定位誤差,實(shí)現(xiàn)實(shí)時(shí)、快速、高精度的GPS定位信息采集處理系統(tǒng),為GPS定位數(shù)據(jù)的處理方法做了新的嘗試,為基于FPGA的GPS嵌入式系統(tǒng)的開(kāi)發(fā)奠定了基礎(chǔ)。具體工作如下:    基于FPGA設(shè)計(jì)了GPS定位數(shù)據(jù)的正確接收和顯示,以及經(jīng)緯度到平面坐標(biāo)的投影變換。根掘GPS輸出信息標(biāo)準(zhǔn)和格式,通過(guò)串口接收模塊實(shí)現(xiàn)串口數(shù)掘的接收和經(jīng)緯度信息提取,并通過(guò)LCD實(shí)時(shí)顯示。在提取信息的同時(shí)將數(shù)據(jù)格式由ascⅡ碼轉(zhuǎn)變?yōu)槭M(jìn)制整數(shù)型,實(shí)現(xiàn)利用移位和加法運(yùn)算達(dá)到代替乘法運(yùn)算的效果,從而減少資源的利用率。在坐標(biāo)轉(zhuǎn)換過(guò)程中,利用查找表的方法查找轉(zhuǎn)化時(shí)需要的各個(gè)參數(shù)值,并將該參數(shù)先轉(zhuǎn)為雙精度浮點(diǎn)小數(shù),再進(jìn)行坐標(biāo)轉(zhuǎn)換。根據(jù)高斯轉(zhuǎn)化公式的規(guī)律將公式簡(jiǎn)化成只涉及加法和乘法運(yùn)算,以此簡(jiǎn)化公式運(yùn)算量,達(dá)到節(jié)省資源的目的。    卡爾曼濾波器的實(shí)現(xiàn)。首先分析了影響定位精度的各種誤差因素,將各種誤差因素視為一階馬爾科夫過(guò)程的總誤差,建立了系統(tǒng)狀態(tài)方程、觀測(cè)方程和濾波方程,并基于分散濾波的思想進(jìn)行卡爾曼濾波設(shè)計(jì),并通過(guò)Matlab進(jìn)行仿真。結(jié)果表明,本文設(shè)計(jì)的卡爾曼濾波器收斂性好,定位精度高、估計(jì)誤差小。在仿真基礎(chǔ)上,實(shí)現(xiàn)基于FPGA的卡爾曼濾波計(jì)算。在滿足實(shí)時(shí)性的基礎(chǔ)上,通過(guò)IP核、模塊的分時(shí)復(fù)用和樹(shù)狀結(jié)構(gòu)節(jié)省資源,實(shí)現(xiàn)數(shù)據(jù)卡爾曼濾波,達(dá)到提高數(shù)據(jù)精度的效果。    設(shè)計(jì)中以Xilinx公司的Virtex-5系列的XC5VLX110-FF676為硬件平臺(tái),采用Verilog HDL硬件描述語(yǔ)言實(shí)現(xiàn),利用Xilinx公司的ISE10.1工具布局布線,一共使用44438個(gè)邏輯資源,時(shí)鐘頻率達(dá)到100MHZ以上,滿足實(shí)時(shí)性信號(hào)處理要求,在保證精度的前提下達(dá)到資源最優(yōu)。Modelsim仿真驗(yàn)證了該設(shè)計(jì)的正確性。

    標(biāo)簽: FPGA GPS 定位 信息處理

    上傳時(shí)間: 2013-04-24

    上傳用戶:二驅(qū)蚊器

  • 《電子設(shè)計(jì)從零開(kāi)始》

    基本信息 ·出版社:清華大學(xué)出版社 ·頁(yè)碼:360 頁(yè) ·出版日期:2005年10月 ·ISBN:7302115095 ·條形碼:9787302115090 ·版本:第1版 ·裝幀:平裝 ·開(kāi)本:16開(kāi) Pages Per Sheet -------------------------------------------------------------------------------- 內(nèi)容簡(jiǎn)介 《電子設(shè)計(jì)從零開(kāi)始》全書(shū)分為三大部分,共17章。第1章至第8章深入淺出地介紹了模擬電路的相關(guān)知識(shí);第9章至第11章是數(shù)字電路部分,介紹了一些基本概念和系統(tǒng)開(kāi)發(fā)過(guò)程中經(jīng)常使用的器件;從第12章到結(jié)束是以51單片機(jī)為例的單片機(jī)應(yīng)用技術(shù)介紹,其中有大量的實(shí)例和完整的程序。 電子設(shè)計(jì)涉及的知識(shí)面廣、難度大,初學(xué)者往往不知從何入手。《電子設(shè)計(jì)從零開(kāi)始》結(jié)合了作者多年的學(xué)習(xí)與輔導(dǎo)經(jīng)驗(yàn),全面系統(tǒng)地介紹了進(jìn)行電子設(shè)計(jì)與制作所需要的各種知識(shí),包括模擬電路、數(shù)字電路和單片機(jī)應(yīng)用基礎(chǔ),并結(jié)合Multisim仿真軟件對(duì)大部分實(shí)例進(jìn)行了演示。 -------------------------------------------------------------------------------- 編輯推薦 《電子設(shè)計(jì)從零開(kāi)始》通過(guò)“講故事”的形式將這三部分內(nèi)容逐步展開(kāi),并結(jié)合電路仿真軟Multisim 2001對(duì)一些實(shí)例進(jìn)行了演示和驗(yàn)證。著眼技術(shù)的應(yīng)用,并不苛求計(jì)算和深刻的理論理解正是《電子設(shè)計(jì)從零開(kāi)始》編寫(xiě)時(shí)的目的;講求通俗易懂,在閱讀時(shí)應(yīng)當(dāng)注意提取知識(shí)點(diǎn)和實(shí)例中蘊(yùn)含的技巧。書(shū)中還有一個(gè)特點(diǎn)就是插圖豐富,這對(duì)理解所講內(nèi)容是很有幫助的。 《電子設(shè)計(jì)從零開(kāi)始》適合電類本、專科學(xué)生作為全面掌握電子設(shè)計(jì)基礎(chǔ)知識(shí)的參考書(shū);也可作為無(wú)線電愛(ài)好者的實(shí)例參考用書(shū);對(duì)于學(xué)有余力的非電類工科學(xué)生以及對(duì)電子設(shè)計(jì)感興趣的中學(xué)生朋友來(lái)說(shuō),也是一本很好的全面了解電子設(shè)計(jì)基礎(chǔ)知識(shí)的入門(mén)讀物。 -------------------------------------------------------------------------------- 目錄 第一章 走進(jìn)電子技術(shù) 第二章 收音機(jī)里蘊(yùn)含知識(shí) 第三章 制作第一件電子作品 第四章 從擴(kuò)音機(jī)中學(xué)放大器 第五章 制作一臺(tái)多媒體音箱 第六章 振蕩器豐富多彩 第七章 集成電路ABC 第八章 傳感器及其他器件 第九章 數(shù)字啟航 第十章 邏輯門(mén)應(yīng)用 第十一章 翻轉(zhuǎn)與計(jì)數(shù) 第十二章 單片機(jī)就在我們身邊 第十三章 單片機(jī)和LED 第十四章 單片機(jī)下命令 第十五章 跑馬燈 第十六章 馬表與時(shí)鐘 第十七章 采集我們的聲音 附錄A Multisim2001的安裝 附錄B Multisim2001的菜單欄 附錄C Multisim2001中的虛擬儀表 附錄D 數(shù)字電路綜合設(shè)計(jì)——數(shù)字鐘 附錄E ascⅡ碼表 參考文獻(xiàn) ……

    標(biāo)簽: 電子設(shè)計(jì)

    上傳時(shí)間: 2013-06-05

    上傳用戶:HGH77P99

  • pcb layout design(臺(tái)灣硬件工程師15年經(jīng)驗(yàn)

    PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD,不管是否鑽孔、電鍍。5. BOTTOM PAD:在銲錫面上所設(shè)計(jì)之零件腳PAD,不管是否鑽孔、電鍍。6. POSITIVE LAYER:?jiǎn)巍㈦p層板之各層線路;多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER:通常指多層板之電源層。8. INNER PAD:多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD:多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍,不與零件腳相接。10. THERMAL PAD:多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD,一般稱為散熱孔或?qū)住?1. PAD (銲墊):除了SMD PAD 外,其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn)),其原則如下:1. 一般測(cè)試點(diǎn)大小均為30-35mil,元件分布較密時(shí),測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil,一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上,避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setup􀃆pads􀃆stacks

    標(biāo)簽: layout design pcb 硬件工程師

    上傳時(shí)間: 2013-10-22

    上傳用戶:pei5

  • PCB設(shè)計(jì)問(wèn)題集錦

    PCB設(shè)計(jì)問(wèn)題集錦 問(wèn):PCB圖中各種字符往往容易疊加在一起,或者相距很近,當(dāng)板子布得很密時(shí),情況更加嚴(yán)重。當(dāng)我用Verify Design進(jìn)行檢查時(shí),會(huì)產(chǎn)生錯(cuò)誤,但這種錯(cuò)誤可以忽略。往往這種錯(cuò)誤很多,有幾百個(gè),將其他更重要的錯(cuò)誤淹沒(méi)了,如何使Verify Design會(huì)略掉這種錯(cuò)誤,或者在眾多的錯(cuò)誤中快速找到重要的錯(cuò)誤。    答:可以在顏色顯示中將文字去掉,不顯示后再檢查;并記錄錯(cuò)誤數(shù)目。但一定要檢查是否真正屬于不需要的文字。 問(wèn): What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答:這是有關(guān)制造方面的一個(gè)檢查,您沒(méi)有相關(guān)設(shè)定,所以可以不檢查。 問(wèn): 怎樣導(dǎo)出jop文件?答:應(yīng)該是JOB文件吧?低版本的powerPCB與PADS使用JOB文件。現(xiàn)在只能輸出asc文件,方法如下STEP:FILE/EXPORT/選擇一個(gè)asc名稱/選擇Select ALL/在Format下選擇合適的版本/在Unit下選Current比較好/點(diǎn)擊OK/完成然后在低版本的powerPCB與PADS產(chǎn)品中Import保存的asc文件,再保存為JOB文件。 問(wèn): 怎樣導(dǎo)入reu文件?答:在ECO與Design 工具盒中都可以進(jìn)行,分別打開(kāi)ECO與Design 工具盒,點(diǎn)擊右邊第2個(gè)圖標(biāo)就可以。 問(wèn): 為什么我在pad stacks中再設(shè)一個(gè)via:1(如附件)和默認(rèn)的standardvi(如附件)在布線時(shí)V選擇1,怎么布線時(shí)按add via不能添加進(jìn)去這是怎么回事,因?yàn)橛袝r(shí)要使用兩種不同的過(guò)孔。答:PowerPCB中有多個(gè)VIA時(shí)需要在Design Rule下根據(jù)信號(hào)分別設(shè)置VIA的使用條件,如電源類只能用Standard VIA等等,這樣操作時(shí)就比較方便。詳細(xì)設(shè)置方法在PowerPCB軟件通中有介紹。 問(wèn):為什么我把On-line DRC設(shè)置為prevent..移動(dòng)元時(shí)就會(huì)彈出(圖2),而你們教程中也是這樣設(shè)置怎么不會(huì)呢?答:首先這不是錯(cuò)誤,出現(xiàn)的原因是在數(shù)據(jù)中沒(méi)有BOARD OUTLINE.您可以設(shè)置一個(gè),但是不使用它作為CAM輸出數(shù)據(jù). 問(wèn):我用ctrl+c復(fù)制線時(shí)怎設(shè)置原點(diǎn)進(jìn)行復(fù)制,ctrl+v粘帖時(shí)總是以最下面一點(diǎn)和最左邊那一點(diǎn)為原點(diǎn) 答: 復(fù)制布線時(shí)與上面的MOVE MODE設(shè)置沒(méi)有任何關(guān)系,需要在右鍵菜單中選擇,這在PowerPCB軟件通教程中有專門(mén)介紹. 問(wèn):用(圖4)進(jìn)行修改線時(shí)拉起時(shí)怎總是往左邊拉起(圖5),不知有什么辦法可以輕易想拉起左就左,右就右。答: 具體條件不明,請(qǐng)檢查一下您的DESIGN GRID,是否太大了. 問(wèn): 好不容易拉起右邊但是用(圖6)修改線怎么改怎么下面都會(huì)有一條不能和在一起,而你教程里都會(huì)好好的(圖8)答:這可能還是與您的GRID 設(shè)置有關(guān),不過(guò)沒(méi)有問(wèn)題,您可以將不需要的那段線刪除.最重要的是需要找到布線的感覺(jué),每個(gè)軟件都不相同,所以需要多練習(xí)。 問(wèn): 尊敬的老師:您好!這個(gè)圖已經(jīng)畫(huà)好了,但我只對(duì)(如圖1)一種的完全間距進(jìn)行檢查,怎么錯(cuò)誤就那么多,不知怎么改進(jìn)。請(qǐng)老師指點(diǎn)。這個(gè)圖在附件中請(qǐng)老師幫看一下,如果還有什么問(wèn)題請(qǐng)指出來(lái),本人在改進(jìn)。謝!!!!!答:請(qǐng)注意您的DRC SETUP窗口下的設(shè)置是錯(cuò)誤的,現(xiàn)在選中的SAME NET是對(duì)相同NET進(jìn)行檢查,應(yīng)該選擇NET TO ALL.而不是SAME NET有關(guān)各項(xiàng)參數(shù)的含義請(qǐng)仔細(xì)閱讀第5部教程. 問(wèn): U101元件已建好,但元件框的拐角處不知是否正確,請(qǐng)幫忙CHECK 答:元件框等可以通過(guò)修改編輯來(lái)完成。問(wèn): U102和U103元件沒(méi)建完全,在自動(dòng)建元件參數(shù)中有幾個(gè)不明白:如:SOIC--》silk screen欄下spacing from pin與outdent from first pin對(duì)應(yīng)U102和U103元件應(yīng)寫(xiě)什么數(shù)值,還有這兩個(gè)元件SILK怎么自動(dòng)設(shè)置,以及SILK內(nèi)有個(gè)圓圈怎么才能畫(huà)得與該元件參數(shù)一致。 答:Spacing from pin指從PIN到SILK的Y方向的距離,outdent from first pin是第一PIN與SILK端點(diǎn)間的距離.請(qǐng)根據(jù)元件資料自己計(jì)算。

    標(biāo)簽: PCB 設(shè)計(jì)問(wèn)題 集錦

    上傳時(shí)間: 2013-10-07

    上傳用戶:comer1123

主站蜘蛛池模板: 越西县| 潞西市| 大竹县| 厦门市| 柳林县| 大田县| 克东县| 瑞昌市| 交城县| 澳门| 香格里拉县| 重庆市| 和田市| 红安县| 遂溪县| 澎湖县| 大冶市| 双桥区| 噶尔县| 米易县| 苗栗县| 高密市| 千阳县| 七台河市| 哈密市| 桂平市| 南汇区| 红原县| 台南市| 平果县| 明光市| 田林县| 宕昌县| 洛扎县| 塔城市| 遂宁市| 松潘县| 南丰县| 维西| 桂平市| 建昌县|