99国产精品一区,日本一区二区不卡高清更新,免费h精品视频在线播放

asic

asic(ApplicationSpecificIntegratedCircuit)即專用集成電路，是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計、制造的集成電路。用CPLD（復(fù)雜可編程邏輯器件）和FPGA（現(xiàn)場可編程邏輯門陣列）來進(jìn)行asic設(shè)計是最為流行的方式之一，它們的共性是都具有用戶現(xiàn)場可編程特性，都支持邊界掃描技術(shù)，但兩者在集成度、速度以及編程方式上具有各自的特點(diǎn)。[1]

IBM asic design

IBM asic design

標(biāo)簽： design asic IBM

上傳時間： 2013-12-26

上傳用戶：zsjinju
v2html - verilog to html converter 主要為FPGA和asic工作人員

v2html - verilog to html converter 主要為FPGA和asic工作人員

標(biāo)簽： converter verilog v2html html

上傳時間： 2014-01-03

上傳用戶：lunshaomo
asic 設(shè)計中包存儲功能的fifo

asic 設(shè)計中包存儲功能的fifo，TCP/IP，以太網(wǎng)2的應(yīng)用

標(biāo)簽： asic fifo 存儲

上傳時間： 2016-01-24

上傳用戶：ikemada
PCI 32 target IP for Fpga/asic Designer

PCI 32 target IP for Fpga/asic Designer

標(biāo)簽： Designer target Fpga asic

上傳時間： 2016-03-06

上傳用戶：ccclll
AHB to PCI Structure for FPGA/asic Designer

AHB to PCI Structure for FPGA/asic Designer

標(biāo)簽： Structure Designer FPGA asic

上傳時間： 2013-12-26

上傳用戶：壞壞的華仔
PCI express CRC rtl core for Fpga/asic Designer

PCI express CRC rtl core for Fpga/asic Designer

標(biāo)簽： Designer express Fpga core

上傳時間： 2016-03-06

上傳用戶：franktu
<asic教程課件>英文版,400頁. 雖然只是個課件,但絕對的經(jīng)典. 茶前飯后,隨便瀏覽,必生啟迪.

<asic教程課件>英文版,400頁. 雖然只是個課件,但絕對的經(jīng)典. 茶前飯后,隨便瀏覽,必生啟迪.

標(biāo)簽： asic 400 lt gt

上傳時間： 2016-03-18

上傳用戶：cursor
非常詳細(xì)非常有用的asic驗證測試方案

非常詳細(xì)非常有用的asic驗證測試方案，據(jù)說是美國軍方用的

標(biāo)簽： asic 驗證測試方案

上傳時間： 2014-01-24

上傳用戶：colinal
MIT關(guān)于OFDM收發(fā)器、WIFI收發(fā)器的asic和 FPGA硬件開發(fā)源碼及資料

MIT關(guān)于OFDM收發(fā)器、WIFI收發(fā)器的asic和 FPGA硬件開發(fā)源碼及資料，比較不錯的資料OFDM: OFDM transceiver (transmitter and receiver), highly parameterized to cover 802.11a (WiFi), 802.16 (WiMax) and others in the future. Support for 802.15 (WUSB) is currently being worked on. 802.11a: 802.11a WiFi transmitter

標(biāo)簽： asic FPGA OFDM WIFI

上傳時間： 2014-01-03

上傳用戶：Divine
華為FPGA設(shè)計流程指南:本部門所承擔(dān)的FPGA設(shè)計任務(wù)主要是兩方面的作用：系統(tǒng)的原型實現(xiàn)和asic的原型驗證。編寫本流程的目的是：在于規(guī)范整個設(shè)計流程

華為FPGA設(shè)計流程指南:本部門所承擔(dān)的FPGA設(shè)計任務(wù)主要是兩方面的作用：系統(tǒng)的原型實現(xiàn)和asic的原型驗證。編寫本流程的目的是：在于規(guī)范整個設(shè)計流程，實現(xiàn)開發(fā)的合理性、一致性、高效性。形成風(fēng)格良好和完整的文檔。實現(xiàn)在FPGA不同廠家之間以及從FPGA到asic的順利移植。便于新員工快速掌握本部門FPGA的設(shè)計流程。

標(biāo)簽： FPGA asic 設(shè)計流程華為

上傳時間： 2016-04-26

上傳用戶：lmeeworm

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

asic

IBM asic design

v2html - verilog to html converter 主要為FPGA和asic工作人員

asic 設(shè)計中包存儲功能的fifo

PCI 32 target IP for Fpga/asic Designer

AHB to PCI Structure for FPGA/asic Designer

PCI express CRC rtl core for Fpga/asic Designer

<asic教程課件>英文版,400頁. 雖然只是個課件,但絕對的經(jīng)典. 茶前飯后,隨便瀏覽,必生啟迪.

非常詳細(xì)非常有用的asic驗證測試方案

MIT關(guān)于OFDM收發(fā)器、WIFI收發(fā)器的asic和 FPGA硬件開發(fā)源碼及資料

華為FPGA設(shè)計流程指南:本部門所承擔(dān)的FPGA設(shè)計任務(wù)主要是兩方面的作用：系統(tǒng)的原型實現(xiàn)和asic的原型驗證。編寫本流程的目的是：在于規(guī)范整個設(shè)計流程