Hyperlynx仿真應用:阻抗匹配.下面以一個電路設計為例，簡單介紹一下PCB仿真軟件在設計中的使用。下面是一個DSP硬件電路部分元件位置關系(原理圖和PCB使用PROTEL99SE設計)，其中DRAM作為DSP的擴展Memory(64位寬度，低8bit還經過3245接到FLASH和其它芯片)，DRAM時鐘頻率133M。因為頻率較高，設計過程中我們需要考慮DRAM的數據、地址和控制線是否需加串阻。下面，我們以數據線D0仿真為例看是否需要加串阻。模型建立首先需要在元件公司網站下載各器件IBIS模型。然后打開Hyperlynx,新建LineSim File(線路仿真—主要用于PCB前仿真驗證)新建好的線路仿真文件里可以看到一些虛線勾出的傳輸線、芯片腳、始端串阻和上下拉終端匹配電阻等。下面，我們開始導入主芯片DSP的數據線D0腳模型。左鍵點芯片管腳處的標志，出現未知管腳，然后再按下圖的紅線所示線路選取芯片IBIS模型中的對應管腳。 3http://bbs.elecfans.com/ 電子技術論壇 http://www.elecfans.com 電子發燒友點OK后退到“assign Models”界面。選管腳為“Output”類型。這樣，一樣管腳的配置就完成了。同樣將DRAM的數據線對應管腳和3245的對應管腳IBIS模型加上(DSP輸出，3245高阻，DRAM輸入)。下面我們開始建立傳輸線模型。左鍵點DSP芯片腳相連的傳輸線，增添傳輸線，然后右鍵編輯屬性。因為我們使用四層板，在表層走線，所以要選用“Microstrip”，然后點“Value”進行屬性編輯。這里，我們要編輯一些PCB的屬性，布線長度、寬度和層間距等，屬性編輯界面如下：再將其它傳輸線也添加上。這就是沒有加阻抗匹配的仿真模型(PCB最遠直線間距1.4inch，對線長為1.7inch)。現在模型就建立好了。仿真及分析下面我們就要為各點加示波器探頭了，按照下圖紅線所示路徑為各測試點增加探頭：為發現更多的信息，我們使用眼圖觀察。因為時鐘是133M，數據單沿采樣，數據翻轉最高頻率為66.7M，對應位寬為7.58ns。所以設置參數如下：之后按照芯片手冊制作眼圖模板。因為我們最關心的是接收端(DRAM)信號，所以模板也按照DRAM芯片HY57V283220手冊的輸入需求設計。芯片手冊中要求輸入高電平VIH高于2.0V，輸入低電平VIL低于0.8V。DRAM芯片的一個NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信號(不長于3ns)：按下邊紅線路徑配置眼圖模板：低8位數據線沒有串阻可以滿足設計要求，而其他的56位都是一對一，經過仿真沒有串阻也能通過。于是數據線不加串阻可以滿足設計要求，但有一點需注意，就是寫數據時因為存在回沖，DRAM接收高電平在位中間會回沖到2V。因此會導致電平判決裕量較小，抗干擾能力差一些，如果調試過程中發現寫RAM會出錯，還需要改版加串阻。
上傳時間： 2013-12-17
上傳用戶：debuchangshi
Explain how to open the Waveform Viewer for Verification ? State how to insert nodes into the Waveform Viewer ? Tell how to assign Stimulus with the Stimulator Selector
標簽： Foundation 仿真
上傳時間： 2013-10-29
上傳用戶：daguogai
It may analyze the window structure, the advancement and the window news, has the very greatly auxiliary function to the development work. When we need to study some object, so long as assigns out its search window, drives the detector the indicator to assign the window/to control on to release then. Under, the author on and everybody same place, makes with VC to belong to own Spy++.
標簽： the window advancement structure
上傳時間： 2013-12-31
上傳用戶：ghostparker
How the K-mean Cluster work Step 1. Begin with a decision the value of k = number of clusters Step 2. Put any initial partition that classifies the data into k clusters. You may assign the training samples randomly, or systematically as the following: Take the first k training sample as single-element clusters assign each of the remaining (N-k) training sample to the cluster with the nearest centroid. After each assignment, recomputed the centroid of the gaining cluster. Step 3 . Take each sample in sequence and compute its distance from the centroid of each of the clusters. If a sample is not currently in the cluster with the closest centroid, switch this sample to that cluster and update the centroid of the cluster gaining the new sample and the cluster losing the sample. Step 4 . Repeat step 3 until convergence is achieved, that is until a pass through the training sample causes no new assignments.
標簽： the decision clusters Cluster
上傳時間： 2013-12-21
上傳用戶：gxmm
表達式類型的實現: 1、 一個表達式和一顆二叉樹之間，存在著自然的對應關系。 2、 假設算術表達式Expression內可以含有變量（a～z）、常量（0～9）和二元運算符（＋，－，*，/，^）。實現一下操作。 （1） ReadExpr(E)——以字符序列的形式輸入語法正確的前綴表示式并構造表達式E。 （2） WritrExpr(E)——用帶括弧的中綴表示式輸出表達式E。 （3） assign(V,c)——實現對變量V的賦值(V=c),變量的初值為0。 （4） Value(E)——對算術表達式E求值。 （5） CompoundExpr(P,E1,E2)——構造一個新的復合表達式（E1）P (E2)。
上傳時間： 2013-12-09
上傳用戶：luke5347
1．一個表達式和一個二叉樹之間，存在著自然的對應關系。寫一個程序，實現基于二叉樹表示的算術表達式Expression的操作。 2．假設算術表達式Expression內可以含有變量（a~z）、常量（0~9）和二元運算符（+，-，*，/，^(乘冪)）。實現以下操作： ⑴ReadExpr（E）——以字符序列的形式輸入語法正確的前綴表達式并構造表達式E。 ⑵WriteExpr（E）——用帶括弧的中綴表達式輸出表達式E。 ⑶assign（V，c）——實現對變量Vde賦值（V=c），變量的初值為0。 ⑷Value（E）——對算術表達式E求值。 ⑸CompoundExpr（P，E1，E2）——構造一個新的復合表達式（E1）P（E2）。 3．在讀入表達的字符序列的同時，完成運算符和運算數的識別和處理以及相應的運算。 4．在識別出運算數的同時，要將其字符形式轉換成整數形式。 5．用在后根遍歷的次序對表達式求值。
上傳時間： 2014-11-27
上傳用戶：偷心的海盜
夏宇聞8位RISC_CPU的完整代碼+TESTBENCH（已調試） modelsim工程文件，包括書中所測試的三個程序和相關數據，絕對可用~所有信號名均遵從原書。在論壇中沒有找到testbench的，只有一個mcu的代碼，但很多和書中的是不一樣的，自己改了下下~`````大家多多支持啊~`我覺得書中也還是有些不盡如人意的地方，如clk_gen.v中clk2,clk4是沒有用的，assign clk1=~clk再用clk1的negedge clk1來觸發各個module也是不太好的，會使時序惡化，綜合時很可能會setup vio的，所以覺得直接用clk的上升沿來觸發各個module比較好
標簽： TESTBENCH RISC_CPU modelsim 8位
上傳時間： 2014-01-08
上傳用戶：ippler8
Airline Reservations System A small airline has just purchased a computer for its new automated reservation system. You have been asked to develop the new system called ARSystem. You are to write an application to assign seats on each flight of the airline s only plane (capacity: 24 seats.) Your application should display the following alternatives: Please type 1 for FirstClass and Please type 2 for Economy. If the user types 1, your application should assign a seat in the first-class section (seats 1-8). If the user types 2, your application should assign a seat in the economy section (seats 9-24). Your application should then display a boarding pass indicating the person s seat number and whether it is in the first-class or economy
標簽： Reservations automated purchased computer
上傳時間： 2017-04-14
上傳用戶：lizhizheng88
In this paper we present a classifier called bi-density twin support vector machines (BDTWSVMs) for data classification. In the training stage, BDTWSVMs first compute the relative density degrees for all training points using the intra-class graph whose weights are determined by a local scaling heuristic strategy, then optimize a pair of nonparallel hyperplanes through two smaller sized support vector machine (SVM)-typed problems. In the prediction stage, BDTWSVMs assign to the class label depending on the kernel density degree-based distances from each test point to the two hyperplanes. BDTWSVMs not only inherit good properties from twin support vector machines (TWSVMs) but also give good description for data points. The experimental results on toy as well as publicly available datasets indicate that BDTWSVMs compare favorably with classical SVMs and TWSVMs in terms of generalization
標簽： recognition Bi-density machines support pattern vector twin for
上傳時間： 2019-06-09
上傳用戶：lyaiqing
基于FPGA設計的字符VGA LCD顯示實驗Verilog邏輯源碼Quartus工程文件+文檔說明,通過字符轉換工具將字符轉換為 8 進制 mif 文件存放到單端口的 ROM IP 核中，再從ROM 中把轉換后的數據讀取出來顯示到 VGA 上，FPGA型號Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input clk, input rst_n, //vga output output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b //vga blue );wire video_clk;wire video_hs;wire video_vs;wire video_de;wire[7:0] video_r;wire[7:0] video_g;wire[7:0] video_b;wire osd_hs;wire osd_vs;wire osd_de;wire[7:0] osd_r;wire[7:0] osd_g;wire[7:0] osd_b;assign vga_out_hs = osd_hs;assign vga_out_vs = osd_vs;assign vga_out_r = osd_r[7:3]; //discard low bit dataassign vga_out_g = osd_g[7:2]; //discard low bit dataassign vga_out_b = osd_b[7:3]; //discard low bit data//generate video pixel clockvideo_pll video_pll_m0( .inclk0 (clk ), .c0 (video_clk ));color_bar color_bar_m0( .clk (video_clk ), .rst (~rst_n ), .hs (video_hs ), .vs (video_vs ), .de (video_de ), .rgb_r (video_r ), .rgb_g (video_g ), .rgb_b (video_b ));osd_display osd_display_m0( .rst_n (rst_n ), .pclk (video_clk ), .i_hs (video_hs ), .i_vs (video_vs ), .i_de (video_de ), .i_data ({video_r,video_g,video_b} ), .o_hs (osd_hs ), .o_vs (osd_vs ), .o_de (osd_de ), .o_data ({osd_r,osd_g,osd_b} ));endmodule
上傳時間： 2021-12-18
上傳用戶：
