PC機(jī)與單片機(jī)通信實(shí)例：表決器單片機(jī)要同時(shí)處理很多部分的功能，如：按鍵處理、LED處理、通信處理等。而單片機(jī)程序是串行執(zhí)行的。如何讓眾多任務(wù)同時(shí)進(jìn)行或者看起來(lái)同時(shí)進(jìn)行？并行：真正意義上的同時(shí)進(jìn)行。并發(fā)：宏觀上是同時(shí)的，而在微觀上是輪流進(jìn)行的。即看起來(lái)是同時(shí)進(jìn)行的。例如：面前的CRT顯示器，電子束是逐點(diǎn)順序點(diǎn)亮熒光屏上的像素。由于點(diǎn)亮的速度足夠快，很短時(shí)間便可掃過(guò)整個(gè)屏幕，以致于在宏觀上看，所有的像素都是同時(shí)刷新的。
標(biāo)簽： PC機(jī)與單片機(jī) 通信 表決器
上傳時(shí)間： 2013-10-28
上傳用戶：spman
PC機(jī)之間串口通信的實(shí)現(xiàn)一、實(shí)驗(yàn)?zāi)康?nbsp;１．熟悉微機(jī)接口實(shí)驗(yàn)裝置的結(jié)構(gòu)和使用方法。 ２．掌握通信接口芯片8251和8250的功能和使用方法。 ３．學(xué)會(huì)串行通信程序的編制方法。 二、實(shí)驗(yàn)內(nèi)容與要求 １．基本要求主機(jī)接收開關(guān)量輸入的數(shù)據(jù)（二進(jìn)制或十六進(jìn)制），從鍵盤上按“傳輸”鍵（可自行定義），就將該數(shù)據(jù)通過(guò)8251A傳輸出去。終端接收后在顯示器上顯示數(shù)據(jù)。具體操作說(shuō)明如下：（１）出現(xiàn)提示信息“start with R in the board!”，通過(guò)調(diào)整乒乓開關(guān)的狀態(tài)，設(shè)置8位數(shù)據(jù)；（２）在小鍵盤上按“R”鍵，系統(tǒng)將此時(shí)乒乓開關(guān)的狀態(tài)讀入計(jì)算機(jī)I中，并顯示出來(lái)，同時(shí)顯示經(jīng)串行通訊后，計(jì)算機(jī)II接收到的數(shù)據(jù)；（３）完成后，系統(tǒng)提示“do you want to send another data? Y/N”，根據(jù)用戶需要，在鍵盤按下“Y”鍵，則重復(fù)步驟（1），進(jìn)行另一數(shù)據(jù)的通訊；在鍵盤按除“Y”鍵外的任意鍵，將退出本程序。２．提高要求 能夠進(jìn)行出錯(cuò)處理，例如采用奇偶校驗(yàn)，出錯(cuò)重傳或者采用接收方回傳和發(fā)送方確認(rèn)來(lái)保證發(fā)送和接收正確。 三、設(shè)計(jì)報(bào)告要求 １．設(shè)計(jì)目的和內(nèi)容 ２．總體設(shè)計(jì) ３．硬件設(shè)計(jì)：原理圖（接線圖）及簡(jiǎn)要說(shuō)明 ４．軟件設(shè)計(jì)框圖及程序清單５．設(shè)計(jì)結(jié)果和體會(huì)（包括遇到的問(wèn)題及解決的方法） 四、8251A通用串行輸入/輸出接口芯片由于CPU與接口之間按并行方式傳輸，接口與外設(shè)之間按串行方式傳輸，因此，在串行接口中，必須要有“接收移位寄存器”（串→并）和“發(fā)送移位寄存器”（并→串）。能夠完成上述“串←→并”轉(zhuǎn)換功能的電路，通常稱為“通用異步收發(fā)器”（UART：Universal Asynchronous Receiver and Transmitter）,典型的芯片有：Intel 8250/8251。8251A異步工作方式：如果8251A編程為異步方式，在需要發(fā)送字符時(shí)，必須首先設(shè)置TXEN和CTS#為有效狀態(tài)，TXEN(Transmitter Enable)是允許發(fā)送信號(hào)，是命令寄存器中的一位；CTS#(Clear To Send)是由外設(shè)發(fā)來(lái)的對(duì)CPU請(qǐng)求發(fā)送信號(hào)的響應(yīng)信號(hào)。然后就開始發(fā)送過(guò)程。在發(fā)送時(shí)，每當(dāng)CPU送往發(fā)送緩沖器一個(gè)字符，發(fā)送器自動(dòng)為這個(gè)字符加上1個(gè)起始位，并且按照編程要求加上奇／偶校驗(yàn)位以及1個(gè)、1.5個(gè)或者2個(gè)停止位。串行數(shù)據(jù)以起始位開始，接著是最低有效數(shù)據(jù)位，最高有效位的后面是奇／偶校驗(yàn)位，然后是停止位。按位發(fā)送的數(shù)據(jù)是以發(fā)送時(shí)鐘TXC的下降沿同步的，也就是說(shuō)這些數(shù)據(jù)總是在發(fā)送時(shí)鐘TXC的下降沿從8251A發(fā)出。數(shù)據(jù)傳輸?shù)牟ㄌ芈嗜Q于編程時(shí)指定的波特率因子，為發(fā)送器時(shí)鐘頻率的1、1/16或1/64。當(dāng)波特率指定為16時(shí)，數(shù)據(jù)傳輸?shù)牟ㄌ芈示褪前l(fā)送器時(shí)鐘頻率的1/16。CPU通過(guò)數(shù)據(jù)總線將數(shù)據(jù)送到8251A的數(shù)據(jù)輸出緩沖寄存器以后，再傳輸?shù)桨l(fā)送緩沖器，經(jīng)移位寄存器移位，將并行數(shù)據(jù)變?yōu)榇袛?shù)據(jù)，從TxD端送往外部設(shè)備。在8251A接收字符時(shí)，命令寄存器的接收允許位RxE(Receiver Enable)必須為1。8251A通過(guò)檢測(cè)RxD引腳上的低電平來(lái)準(zhǔn)備接收字符，在沒有字符傳送時(shí)RxD端為高電平。8251A不斷地檢測(cè)RxD引腳，從RxD端上檢測(cè)到低電平以后，便認(rèn)為是串行數(shù)據(jù)的起始位，并且啟動(dòng)接收控制電路中的一個(gè)計(jì)數(shù)器來(lái)進(jìn)行計(jì)數(shù)，計(jì)數(shù)器的頻率等于接收器時(shí)鐘頻率。計(jì)數(shù)器是作為接收器采樣定時(shí)，當(dāng)計(jì)數(shù)到相當(dāng)于半個(gè)數(shù)位的傳輸時(shí)間時(shí)再次對(duì)RxD端進(jìn)行采樣，如果仍為低電平，則確認(rèn)該數(shù)位是一個(gè)有效的起始位。若傳輸一個(gè)字符需要16個(gè)時(shí)鐘，那么就是要在計(jì)數(shù)8個(gè)時(shí)鐘后采樣到低電平。之后，8251A每隔一個(gè)數(shù)位的傳輸時(shí)間對(duì)RxD端采樣一次，依次確定串行數(shù)據(jù)位的值。串行數(shù)據(jù)位順序進(jìn)入接收移位寄存器，通過(guò)校驗(yàn)并除去停止位，變成并行數(shù)據(jù)以后通過(guò)內(nèi)部數(shù)據(jù)總線送入接收緩沖器，此時(shí)發(fā)出有效狀態(tài)的RxRDY信號(hào)通知CPU，通知CPU8251A已經(jīng)收到一個(gè)有效的數(shù)據(jù)。一個(gè)字符對(duì)應(yīng)的數(shù)據(jù)可以是5～8位。如果一個(gè)字符對(duì)應(yīng)的數(shù)據(jù)不到8位，8251A會(huì)在移位轉(zhuǎn)換成并行數(shù)據(jù)的時(shí)候，自動(dòng)把他們的高位補(bǔ)成0。 五、系統(tǒng)總體設(shè)計(jì)方案根據(jù)系統(tǒng)設(shè)計(jì)的要求，對(duì)系統(tǒng)設(shè)計(jì)的總體方案進(jìn)行論證分析如下：1．獲取8位開關(guān)量可使用實(shí)驗(yàn)臺(tái)上的8255A可編程并行接口芯片，因?yàn)橹灰@取8位數(shù)據(jù)量，只需使用基本輸入和8位數(shù)據(jù)線，所以將8255A工作在方式0，PA0-PA7接實(shí)驗(yàn)臺(tái)上的8位開關(guān)量。2．當(dāng)使用串口進(jìn)行數(shù)據(jù)傳送時(shí)，雖然同步通信速度遠(yuǎn)遠(yuǎn)高于異步通信，可達(dá)500kbit/s，但由于其需要有一個(gè)時(shí)鐘來(lái)實(shí)現(xiàn)發(fā)送端和接收端之間的同步，硬件電路復(fù)雜，通常計(jì)算機(jī)之間的通信只采用異步通信。3．由于8251A本身沒有時(shí)鐘，需要外部提供，所以本設(shè)計(jì)中使用實(shí)驗(yàn)臺(tái)上的8253芯片的計(jì)數(shù)器2來(lái)實(shí)現(xiàn)。4：顯示和鍵盤輸入均使用DOS功能調(diào)用來(lái)實(shí)現(xiàn)。設(shè)計(jì)思路框圖，如下圖所示： 六、硬件設(shè)計(jì)硬件電路主要分為8位開關(guān)量數(shù)據(jù)獲取電路，串行通信數(shù)據(jù)發(fā)送電路，串行通信數(shù)據(jù)接收電路三個(gè)部分。1．8位開關(guān)量數(shù)據(jù)獲取電路該電路主要是利用8255并行接口讀取8位乒乓開關(guān)的數(shù)據(jù)。此次設(shè)計(jì)在獲取8位開關(guān)數(shù)據(jù)量時(shí)采用8255令其工作在方式0，A口輸入8位數(shù)據(jù)，CS#接實(shí)驗(yàn)臺(tái)上CS1口，對(duì)應(yīng)端口為280H-283H，PA0-PA7接8個(gè)開關(guān)。2．串行通信電路串行通信電路本設(shè)計(jì)中8253主要為8251充當(dāng)頻率發(fā)生器，接線如下圖所示。
上傳時(shí)間： 2013-12-19
上傳用戶：小火車?yán)怖怖?/p>
串行通信的特點(diǎn)串行通信是主機(jī)與外設(shè)交換信息的一種方式。串行通信中字節(jié)數(shù)據(jù)經(jīng)一條傳輸線按位串行發(fā)送與串行接收。串行通信節(jié)省通信線路，可遠(yuǎn)距離傳送，成本低，廣泛應(yīng)用在通信及計(jì)算機(jī)網(wǎng)絡(luò)系統(tǒng)中。串行通信中，數(shù)據(jù)傳輸速率低，控制較復(fù)雜。光纖技術(shù)的出現(xiàn)與發(fā)展，為串行通信開辟了美好前景。串行通信的術(shù)語(yǔ)全雙工、半雙工、單工全雙工: 通信雙方均有發(fā)送器和接收器,經(jīng)兩條獨(dú)立的傳輸線相連, 雙方可同時(shí)接收與發(fā)送。 全雙工、半雙工、單工半雙工：通信雙方均有發(fā)送器和接收器,經(jīng)一條傳輸線相連, 在某一時(shí)刻雙方只能一個(gè)方向傳輸信息，線路切換后可改變傳輸方向。 全雙工、半雙工、單工單工：通信一方為發(fā)送器，另一方為接收器,一條傳輸線相連, 進(jìn)行單向傳輸。同步與異步通信方式同步方式：通信雙方用統(tǒng)一時(shí)鐘控制通信過(guò)程, 信息傳輸組成數(shù)據(jù)包(數(shù)據(jù)幀)。每 幀頭尾是控制代碼,中間是數(shù)據(jù)塊， 可有數(shù)百字節(jié)。不同的同步傳輸協(xié) 議有不同的數(shù)據(jù)幀格式。
上傳時(shí)間： 2013-11-19
上傳用戶：wvbxj
1. RS-232-C 詳解 22. 串口通信基本接線方法 123. 串口通訊的概念及接口電路 134. 有關(guān)RS232和RS485接口的問(wèn)答 145. 同步通信方式 166. 通信協(xié)議197. 實(shí)戰(zhàn)串行通訊258. 全雙工和半雙工方式 339. 淺析PC 機(jī)串口通訊流控制 3410. 奇偶校驗(yàn) 3511. 開發(fā)通信軟件的技術(shù)與技巧 3612. 接口技術(shù)的基本知識(shí) 4113. 一個(gè)單片機(jī)串行數(shù)據(jù)采集/傳輸模塊的設(shè)計(jì) 4414. 單工、半雙工和全雙工的定義 4815. 從RS232 端口獲得電源4916. 串行同步通信的應(yīng)用5017. 串行通信波特率的一種自動(dòng)檢測(cè)方法5318. RS-232、RS-422 與RS-485 標(biāo)準(zhǔn)及應(yīng)用5619. 串口泵 6串行通信接口標(biāo)準(zhǔn)經(jīng)過(guò)使用和發(fā)展，目前已經(jīng)有幾種。但都是在RS-232標(biāo)準(zhǔn)的基礎(chǔ)上經(jīng)過(guò)改進(jìn)而形成的。所以，以RS-232C為主來(lái)討論。RS-323C 標(biāo)準(zhǔn)是美國(guó)EIA(電子工業(yè)聯(lián)合會(huì)）與BELL等公司一起開發(fā)的1969 年公布的通信協(xié)議。它適合于數(shù)據(jù)傳輸速率在0～20000b/s 范圍內(nèi)的通信。這個(gè)標(biāo)準(zhǔn)對(duì)串行通信接口的有關(guān)問(wèn)題，如信號(hào)線功能、電器特性都作了明確規(guī)定。由于通行設(shè)備廠商都生產(chǎn)與RS-232C制式兼容的通信設(shè)備，因此，它作為一種標(biāo)準(zhǔn)，目前已在微機(jī)通信接口中廣泛采用。在討論RS-232C 接口標(biāo)準(zhǔn)的內(nèi)容之前，先說(shuō)明兩點(diǎn)：首先，RS-232-C標(biāo)準(zhǔn)最初是遠(yuǎn)程通信連接數(shù)據(jù)終端設(shè)備DTE(Data Terminal Equipment)與數(shù)據(jù)通信設(shè)備DCE（Data Communication Equipment)而制定的。因此這個(gè)標(biāo)準(zhǔn)的制定，并未考慮計(jì)算機(jī)系統(tǒng)的應(yīng)用要求。但目前它又廣泛地被借來(lái)用于計(jì)算機(jī)（更準(zhǔn)確的說(shuō)，是計(jì)算機(jī)接口）與終端或外設(shè)之間的近端連接標(biāo)準(zhǔn)。顯然，這個(gè)標(biāo)準(zhǔn)的有些規(guī)定及和計(jì)算機(jī)系統(tǒng)是不一致的，甚至是相矛盾的。有了對(duì)這種背景的了解，我們對(duì)RS-232C標(biāo)準(zhǔn)與計(jì)算機(jī)不兼容的地方就不難理解了。其次，RS-232C 標(biāo)準(zhǔn)中所提到的“發(fā)送”和“接收”，都是站在DTE 立場(chǎng)上，而不是站在DCE 的立場(chǎng)來(lái)定義的。由于在計(jì)算機(jī)系統(tǒng)中，往往是CPU 和I/O設(shè)備之間傳送信息，兩者都是DTE，因此雙方都能發(fā)送和接收。
上傳時(shí)間： 2013-11-21
上傳用戶：crazyer
擴(kuò)頻通信體制在現(xiàn)代通信中的應(yīng)用越來(lái)越廣泛。由于擴(kuò)頻碼的偽隨機(jī)性和優(yōu)良的相關(guān)特性，這種體制本身就具有一定的抗干擾性能。但擴(kuò)頻信號(hào)的帶寬寬，容易受到空間電磁信號(hào)和人為發(fā)射的惡意信號(hào)干擾，干擾信號(hào)較強(qiáng)時(shí)，需要采取抗干擾措施。針對(duì)擴(kuò)頻通信中的窄帶干擾，提出了一種基于TMS320C6701的抗干擾自適應(yīng)濾波器的實(shí)現(xiàn)方案，并在其EVM板上進(jìn)行了實(shí)驗(yàn)，取得了較好的抗干擾效果。
上傳時(shí)間： 2013-11-18
上傳用戶：zl5712176
DSP 在與多個(gè)外設(shè)進(jìn)行通信時(shí)，通常需要對(duì)DSP 的串口進(jìn)行擴(kuò)展。本文詳細(xì)介紹了利用TL16C554 芯片對(duì)TMS320VC33 DSP 芯片進(jìn)行串口擴(kuò)展
上傳時(shí)間： 2013-10-29
上傳用戶：咔樂(lè)塢
FPGA與ARM EPI通信，控制16路步進(jìn)電機(jī)和12路DC馬達(dá) VHDL編寫的，，，，，
上傳時(shí)間： 2013-10-21
上傳用戶：zhyfjj
《基于Xilinx FPGA的OFDM通信系統(tǒng)基帶設(shè)計(jì)》附帶的代碼
標(biāo)簽： Xilinx FPGA OFDM 通信系統(tǒng)
上傳時(shí)間： 2014-01-10
上傳用戶：15501536189
在點(diǎn)對(duì)多點(diǎn)主從通信系統(tǒng)中,需要合適的接口形式和通信協(xié)議實(shí)現(xiàn)主站與各從站的信息交換。RS -485 接口是適合這種需求的一種標(biāo)準(zhǔn)接口形式。當(dāng)選擇主從多點(diǎn)同步通信方式時(shí),工作過(guò)程與幀格式符合HDLC/SDLC協(xié)議。介紹了采用VHDL 語(yǔ)言在FPGA 上實(shí)現(xiàn)的以HDLC/ SDLC 協(xié)議控制為基礎(chǔ)的RS - 485 通信接口芯片。實(shí)驗(yàn)表明,這種接口芯片操作簡(jiǎn)單、體積小、功耗低、可靠性高,極具實(shí)用價(jià)值。
上傳時(shí)間： 2013-11-02
上傳用戶：zhf01y
針對(duì)傳統(tǒng)集成電路（ASIC）功能固定、升級(jí)困難等缺點(diǎn)，利用FPGA實(shí)現(xiàn)了擴(kuò)頻通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核實(shí)現(xiàn)NCO模塊，在下變頻模塊調(diào)用了硬核乘法器并引入CIC濾波器進(jìn)行低通濾波，給出了DQPSK解調(diào)的原理和實(shí)現(xiàn)方法，推導(dǎo)出一種簡(jiǎn)便的引入?仔/4固定相移的實(shí)現(xiàn)方法。采用模塊化的設(shè)計(jì)方法使用VHDL語(yǔ)言編寫出源程序，在Virtex-II Pro 開發(fā)板上成功實(shí)現(xiàn)了整個(gè)系統(tǒng)。測(cè)試結(jié)果表明該系統(tǒng)正確實(shí)現(xiàn)了STEL-2000A的核心功能。 Abstract: To overcome drawbacks of ASIC such as fixed functionality and upgrade difficulty, FPGA was used to realize the core functions of STEL-2000A. This paper used the DDS IP core provided by ISE to realize the NCO module, called hard core multiplier and implemented CIC filter in the down converter, described the principle and implementation detail of the demodulation of DQPSK, and derived a simple method to introduce a fixed phase shift of ?仔/4. The VHDL source code was designed by modularity method , and the complete system was successfully implemented on Virtex-II Pro development board. Test results indicate that this system successfully realize the core function of the STEL-2000A.
標(biāo)簽： STEL 2000 FPGA 擴(kuò)頻通信
上傳時(shí)間： 2013-11-06
上傳用戶：liu123
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
