中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
class="tags">標簽： UltraScale Xilinx 架構
class="time">上傳時間： 2013-11-21
class="username">上傳用戶：wxqman
本文探討如何透過USB來設定各種采用FPGA的系統與實現現場升級的彈性。這種方法還可用來取代熱門的JTAG組態介面，讓用戶不再需要用到機板上分立的JTAG連結器，就能降低成本并減少占用電路板的空間。
class="time">上傳時間： 2015-01-01
class="username">上傳用戶：lz4v4
軟件介紹與下載事項： .Zah287 { display:none; } _)(^$RFSW#$%T
class="tags">標簽： Protel 2004 DXP SP2
class="time">上傳時間： 2013-10-28
class="username">上傳用戶：fnggknj
色環電阻識別小程序V1.0--功能說明： 1、能直接根據色環電阻的顏色計算出電阻值和偏差； 2、能根據電阻值，反標電阻顏色； 3、支持四環、五環電阻計算； 4、帶萬用表直讀數； 色環電阻識別小程序--使用說明： 1、選擇電阻環數；（四環電阻或五環電阻） 2、如果是“色環轉阻值”則：鼠標點擊對應環的顏色，然后點按鈕“色環→阻值” 3、如果是“阻值轉色環”則：輸入相應阻值、單位、精度，點按鈕“阻值→色環” 國家標稱電阻值說明： ★E6±20%系列：1.0、1.5、2.2、3.3、4.7、6.8 E12±10%系列：1.0、1.2、1.5、1.8、2.2、2.7、3.3、3.9、4.7、5.6、6.8、8.2、9.1 E24 I級±5%：1.0、1.1、1.2、1.3、1.5、1.6、1.8、2.0、2.2、2.4、2.7、3.0、3.3、3.6、3.9、4.3、4.7、5.1、5.6、6.2、6.8、7.5、8.2、9.1 使用注意事項： 1、請不要帶電和在路測試電阻，這樣操作既不安全也不能測出正確阻值； 2、請不要用手接觸到電阻引腳，因為人體也有電阻，會使測試值產生誤差； 3、請正確選擇萬用表的檔位（電阻檔）和量程（200、20K、2M量程)
class="tags">標簽： 最新電阻色環的 教程 識別
class="time">上傳時間： 2013-11-24
class="username">上傳用戶：tou15837271233
收文單位：左列各單位 發文字號： MT-8-2-0037
class="tags">標簽： PCB 工藝設計 華碩 設計規范
class="time">上傳時間： 2013-10-28
class="username">上傳用戶：ming529
The Xilinx Zynq-7000 Extensible Processing Platform (EPP) redefines the possibilities for embedded systems, giving system and software architects and developers a flexible platform to launch their new solutions and traditional ASIC and ASSP users an alternative that aligns with today’s programmable imperative. The new class of product elegantly combines an industrystandard ARMprocessor-based system with Xilinx 28nm programmable logic—in a single device. The processor boots first, prior to configuration of the programmable logic. This, along with a streamlined workflow, saves time and effort and lets software developers and hardware designers start development simultaneously.
class="tags">標簽： xilinx Zynq 7000 EPP
class="time">上傳時間： 2013-10-09
class="username">上傳用戶：evil
enter——選取或啟動 esc——放棄或取消 f1——啟動在線幫助窗口 tab——啟動浮動圖件的屬性窗口 pgup——放大窗口顯示比例 pgdn——縮小窗口顯示比例 end——刷新屏幕 del——刪除點取的元件（1個） ctrl+del——刪除選取的元件（2個或2個以上） x+a——取消所有被選取圖件的選取狀態 x——將浮動圖件左右翻轉 y——將浮動圖件上下翻轉 space——將浮動圖件旋轉90度 crtl+ins——將選取圖件復制到編輯區里 shift+ins——將剪貼板里的圖件貼到編輯區里 shift+del——將選取圖件剪切放入剪貼板里 alt+backspace——恢復前一次的操作 ctrl+backspace——取消前一次的恢復 crtl+g——跳轉到指定的位置 crtl+f——尋找指定的文字
class="tags">標簽： Protel DXP 快捷鍵
class="time">上傳時間： 2013-11-01
class="username">上傳用戶：a296386173
針對嵌入式機器視覺系統向獨立化、智能化發展的要求，介紹了一種嵌入式視覺系統--智能相機?；趯χ悄芟鄼C體系結構、組成模塊和圖像采集、傳輸和處理技術的分析，對國內外的幾款智能相機進行比較。綜合技術發展現狀，提出基于FPGA+DSP模式的硬件平臺，并提出智能相機的發展方向。分析結果表明，該系統設計可以實現脫離PC運行，完成圖像獲取與分析，并作出相應輸出。 Abstract: This paper introduced an embedded vision system-intelligent camera ，which was for embedded machine vision systems to an independent and intelligent development requirements. Intelligent camera architecture， component modules and image acquisition， transmission and processing technology were analyzed. After comparing integrated technology development of several intelligent cameras at home and abroad， the paper proposed the hardware platform based on FPGA+DSP models and made clear direction of development of intelligent cameras. On the analysis of the design， the results indicate that the system can run from the PC independently to complete the image acquisition and analysis and give a corresponding output.
class="tags">標簽： FPGA DSP 模式 智能相機
class="time">上傳時間： 2013-11-14
class="username">上傳用戶：無聊來刷下
針對傳統集成電路（ASIC）功能固定、升級困難等缺點，利用FPGA實現了擴頻通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核實現NCO模塊，在下變頻模塊調用了硬核乘法器并引入CIC濾波器進行低通濾波，給出了DQPSK解調的原理和實現方法，推導出一種簡便的引入?仔/4固定相移的實現方法。采用模塊化的設計方法使用VHDL語言編寫出源程序，在Virtex-II Pro 開發板上成功實現了整個系統。測試結果表明該系統正確實現了STEL-2000A的核心功能。 Abstract: To overcome drawbacks of ASIC such as fixed functionality and upgrade difficulty, FPGA was used to realize the core functions of STEL-2000A. This paper used the DDS IP core provided by ISE to realize the NCO module, called hard core multiplier and implemented CIC filter in the down converter, described the principle and implementation detail of the demodulation of DQPSK, and derived a simple method to introduce a fixed phase shift of ?仔/4. The VHDL source code was designed by modularity method , and the complete system was successfully implemented on Virtex-II Pro development board. Test results indicate that this system successfully realize the core function of the STEL-2000A.
class="tags">標簽： STEL 2000 FPGA 擴頻通信
class="time">上傳時間： 2013-11-19
class="username">上傳用戶：neu_liyan
在基于ASIC或FPGA的設計中，設計人員必須認真考慮某些性能標準，他們面臨的挑戰主要體現在面積、速度和功耗方面。 與ASIC一樣，供應商在FPGA設計中也需要應對面積和速度的挑戰。隨著門數不斷增加，FPGA需要更大的面積和尺寸來適應更多的應用，設計工具需要采用更好的算法以便更有效地利用面積。不斷演進的FPGA技術也給設計人員帶來一系列新的挑戰，電源利用率就是其中之一，這對于為手持或便攜式設備設計基于FPGA的嵌入式系統來說是急需解決的問題。
class="tags">標簽： FPGA MPU 手持設備 功耗
class="time">上傳時間： 2013-11-23
class="username">上傳用戶：xaijhqx
