為了在CDMA系統中更好地應用QDPSK數字調制方式，在分析四相相對移相（QDPSK)信號調制解調原理的基礎上，設計了一種QDPSK調制解調電路，它包括串并轉換、差分編碼、四相載波產生和選相、相干解調、差分譯碼和并串轉換電路。在MAX+PLUSⅡ軟件平臺上，進行了編譯和波形仿真。綜合后下載到復雜可編程邏輯器件EPM7128SLC84-15中，測試結果表明，調制電路能正確選相，解調電路輸出數據與QDPSK調制輸入數據完全一致，達到了預期的設計要求。 Abstract: In order to realize the better application of digital modulation mode QDPSK in the CDMA system， a sort of QDPSK modulation-demodulation circuit was designed based on the analysis of QDPSK signal modulation-demodulation principles. It included serial/parallel conversion circuit, differential encoding circuit, four-phase carrier wave produced and phase chosen circuit, coherent demodulation circuit, difference decoding circuit and parallel/serial conversion circuit. And it was compiled and simulated on the MAX+PLUSⅡ software platform,and downloaded into the CPLD of EPM7128SLC84-15.The test result shows that the modulation circuit can exactly choose the phase，and the output data of the demodulator circuit is the same as the input data of the QDPSK modulate. The circuit achieves the prospective requirement of the design.
class="tags">標簽： QDPSK CPLD 調制解調 電路設計
class="time">上傳時間： 2013-10-28
class="username">上傳用戶：jyycc
波長信號的解調是實現光纖光柵傳感網絡的關鍵，基于現有的光纖光柵傳感器解調方法，提出一種基于FPGA的雙匹配光纖光柵解調方法，此系統是一種高速率、高精度、低成本的解調系統，并且通過引入雙匹配光柵有效地克服了雙值問題同時擴大了檢測范圍。分析了光纖光柵的測溫原理并給出了該方案軟硬件設計，綜合考慮系統的解調精度和FPGA的處理速度給出了基于拉格朗日的曲線擬合算法。 Abstract: Sensor is one of the most important application of the fiber grating. Wavelength signal demodulating is the key techniques to carry out fiber grating sensing network， based on several existing methods of fiber grating sensor demodulation inadequate， a two-match fiber grating demodulation method was presented. This system is a high-speed， high precision， low-cost demodulation system. And by introducing a two-match grating effectively overcomes the problem of double value while expands the scope of testing. This paper analyzes the principle of fiber Bragg grating temperature and gives the software and hardware design of the program. Considering the system of demodulation accuracy and processing speed of FPGA，this paper gives the curve fitting algorithm based on Lagrange.
class="tags">標簽： FPGA 光纖光柵 解調系統
class="time">上傳時間： 2013-10-10
class="username">上傳用戶：zxc23456789
在Pro/ENGINEER中，當創建或處理非實體曲面時，使用的是面組。面組代表相連非實體曲面的“拼接體”。面組可能由單個曲面或一個曲面集合組成。 面組包含了描述所有組成面組的曲面的幾何信息，和面組曲面的“縫合”（連接或交截）方法信息。一個零件包含多種面組。通過使用“曲面特征”創建或處理面組。 使用曲面功能 從“特征類”菜單中選擇“曲面”，顯示“面組曲面”還是“曲面選項”菜單，取決于模型中是曲面還是曲線。如果曲面特征或基準曲線存在于模型中，系統將顯示“曲面選項”菜單，它可用于創建新曲面。 也可以通過“插入”菜單來使用多數曲面命令。 命名面組可以使用命令序列“設置”/“名稱”/“其它”，為整個面組或單獨的曲面分配名稱。然后可以使用“獲得選取”中的“按菜單選取”選項，按名稱選擇已命名的面組或曲面。
class="tags">標簽： proe ptc 擴展 教程
class="time">上傳時間： 2013-11-25
class="username">上傳用戶：離殤
目前，大型設計一般推薦使用同步時序電路。同步時序電路基于時鐘觸發沿設計，對時鐘的周期、占空比、延時和抖動提出了更高的要求。為了滿足同步時序設計的要求，一般在FPGA設計中采用全局時鐘資源驅動設計的主時鐘，以達到最低的時鐘抖動和延遲。 FPGA全局時鐘資源一般使用全銅層工藝實現，并設計了專用時鐘緩沖與驅動結構，從而使全局時鐘到達芯片內部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時延和抖動都為最小。為了適應復雜設計的需要，Xilinx的FPGA中集成的專用時鐘資源與數字延遲鎖相環(DLL)的數目不斷增加，最新的 Virtex II器件最多可以提供16個全局時鐘輸入端口和8個數字時鐘管理模塊(DCM)。與全局時鐘資源相關的原語常用的與全局時鐘資源相關的Xilinx器件原語包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如圖1所示。
class="tags">標簽： Xilinx FPGA 全局時鐘資源
class="time">上傳時間： 2013-11-20
class="username">上傳用戶：563686540
本部門所承擔的FPGA設計任務主要是兩方面的作用：系統的原型實現和ASIC的原型驗證。編寫本流程的目的是： l 在于規范整個設計流程，實現開發的合理性、一致性、高效性。 l 形成風格良好和完整的文檔。 l 實現在FPGA不同廠家之間以及從FPGA到ASIC的順利移植。 l 便于新員工快速掌握本部門FPGA的設計流程。
class="time">上傳時間： 2013-11-09
class="username">上傳用戶：cc1015285075
導線的電流承載值與導線線的過孔數量焊盤存在的直接關系（目前沒有找到焊盤和過孔孔徑每平方毫米對線路的承載值影響的計算公式，有心的朋友可以自己去找一下，個人也不是太清楚，不在說明）這里只做一下簡單的一些影響到線路電流承載值的主要因素。
class="time">上傳時間： 2013-10-27
class="username">上傳用戶：qiao8960
作為流行的EDA工具之一，Cadence一直以來都受到了廣大EDA工程師的青睞。然而Cadence的使用之繁瑣，又給廣大初學者帶來了不少麻煩。作為一位過來人，本人對此深有體會。本著為初學者拋磚引玉的目的，本人特意編寫了這本小冊子，將自己數年來使用Cadence的經驗加以總結，但愿會對各位同行有所幫助。本冊子的本意在于為初學者指路，故不會對個別工具進行很詳細的介紹，只是對初學者可能經常使用的一些工具加以粗略的介紹。其中可能還請各位同行加以指正。
class="time">上傳時間： 2013-11-23
class="username">上傳用戶：aesuser
隨著計算機軟、硬件技術的快速發展，給人類生產、生活及傳統的產品設計和生產組織模式都帶來了深刻的變革，隨著計算機應用領域的日益擴大，涌現了許多以計算機技術為基礎的新興學科，模具CAD/CAE/CAM便是其中之一。模具CAD/CAE/CAM是一門基于計算機技術而發展起來的、與機械設計和制造技術相互滲透、相互結合、多學科綜合性的技術，隨著計算機技術的迅速發展、數控機床的廣泛應用及相關軟件的日益完善，CAD/CAE/CAM技術在電子、機械、航空、航天、輕工等領域得到了廣泛的應用。
class="time">上傳時間： 2013-11-08
class="username">上傳用戶：行旅的喵
用了還是沒用上的，大家都來看看啊，呵呵，希望對你會有所幫助 cos()余弦tan()正切sin()正弦sqrt()平方根 asin()反正弦acos()反余弦atan()反正切sinh()雙曲線正弦 cosh()雙曲線余弦tanh()雙曲線正切 注釋：所有三角函數都使用單位度。 log()以10為底的對數ln()自然對數 exp()e的冪abs()絕對值 ceil()不小于其值的最小整數 floor()不超過其值的最大整數 可以給函數ceil和floor加一個可選的自變量，用它指定要圓整的小數位數。帶有圓整參數的這些函數的語法是： ceil(parameter_name或number,number_of_dec_places) floor(parameter_name或number,number_of_dec_places) 其中number_of_dec_places是可選值： 1、可以被表示為一個數或一個使用者自定義參數。如果該參數值是一個實數，則被截尾成為一個整數。 2、它的最大值是8。如果超過8，則不會舍入要舍入的數（第一個自變量），并使用其初值。 3、如果不指定它，則功能同前期版本一樣。 使用不指定小數部分位數的ceil和floor函數，其舉例如下： ceil(10.2)值為11 floor(10.2)值為11 使用指定小數部分位數的ceil和floor函數，其舉例如下： ceil(10.255,2)等于10.26 ceil(10.255,0)等于11[與ceil(10.255)相同] floor(10.255,1)等于10.2 floor(10.255,2)等于10.26
class="tags">標簽： proe
class="time">上傳時間： 2013-10-20
class="username">上傳用戶：sevenbestfei
本文對數字基帶信號脈沖成型濾波的應用、原理及實現進行了研究。首先介紹了數字成型濾波的應用意義并分析了模擬和數字兩種硬件實現方法，接著介紹了成形濾波器設計所需要MATLAB軟件，以及利用ISE system generator在FPGA上進行濾波器實現的優勢。文中給出了成形濾波函數的數學模型，討論了幾種常用成形濾波函數的傳輸特性以及對傳輸系統信號誤碼率的影響。然后介紹了本次設計中使用到的數字成形濾波器設計的幾種FIR濾波器結構。把各種設計方案進行仿真，比較仿真結果，最后根據實際應用的情況并結合設計仿真中出現的問題進行分析，得出各種設計結構的優缺點以及適合應用的場合。
class="tags">標簽： FPGA 數字 成形 濾波器設計
class="time">上傳時間： 2013-10-22
class="username">上傳用戶：tyler
