軟件無線電思想的出現(xiàn)帶來了接收機(jī)實(shí)現(xiàn)方式的革新。隨著近年來軟件無線電理論和應(yīng)用趨于成熟與完善，軟件無線電技術(shù)已經(jīng)被越來越廣泛地應(yīng)用于無線通信系統(tǒng)和電子測量測試儀器中。數(shù)字下變頻技術(shù)作為軟件無線電的核心技術(shù)之一，在頻譜分析儀中也得到了越來越普遍的應(yīng)用。 本人參與的手持式頻譜分析儀項(xiàng)目采用的是中頻數(shù)字化實(shí)現(xiàn)方式，可滿足輕巧，可重配置和低功耗的需求。數(shù)字化中頻的關(guān)鍵部件數(shù)字下變頻器ddc采用的是Intersil公司的ISL5216，這個(gè)器件和高性能FPGA共同組成手持頻譜儀的數(shù)字信號(hào)處理前端。這個(gè)數(shù)字前端就手持頻譜分析儀來說存在一定的局限性，ISL5216的信號(hào)處理帶寬單通道為1 MHz，4個(gè)通道級(jí)聯(lián)為3MHz，未能滿足譜儀分析帶寬日益增加的需求；系統(tǒng)集成度不高，ISL5216的功能要是集成到FPGA，可進(jìn)一步提高系統(tǒng)集成度，降低物料成本和系統(tǒng)功耗。基于以上兩個(gè)方面的考慮，現(xiàn)正以手持頻譜分析儀項(xiàng)目為依托，基于Xilinx Spartan3A-DSP系列FPGA實(shí)現(xiàn)高速高處理帶寬的ddc。 本論文首先描述了數(shù)字下變頻基本理論和結(jié)構(gòu)，對(duì)完成各級(jí)數(shù)字信號(hào)處理所涉及的數(shù)字正交變換、CORDIC算法、CIC、HB、多相濾波等關(guān)鍵算法做了適當(dāng)介紹；然后介紹了當(dāng)前主流FPGA的數(shù)字信號(hào)處理特性和其內(nèi)部的DSP資源。接著詳細(xì)描述了數(shù)控振蕩器NCO、復(fù)數(shù)數(shù)字混頻器MIXER、5級(jí)CIC濾波器、5級(jí)HB濾波器和255階可編程FIR的設(shè)計(jì)和實(shí)現(xiàn)，并對(duì)各個(gè)模塊的不同實(shí)現(xiàn)方式作了對(duì)比和仿真測試數(shù)據(jù)作了分析。最后介紹了所設(shè)計(jì)ddc在手持頻譜分析儀中的主要應(yīng)用。
標(biāo)簽： FPGA ddc 頻譜儀
上傳時(shí)間： 2013-04-24
上傳用戶：a155166
軟件無線電ddc(數(shù)字下變頻)系統(tǒng)作為前端ADC與后端通用DSP器件之間的橋梁，通過降低數(shù)據(jù)流的速率，把低速數(shù)據(jù)送給后端通用DSP器件進(jìn)行處理，其性能的優(yōu)劣將對(duì)整個(gè)軟件無線電系統(tǒng)的穩(wěn)定性產(chǎn)生直接影響。采用專用ddc芯片完成數(shù)字下變頻，雖然具有抽取比大、性能穩(wěn)定等優(yōu)點(diǎn)，但價(jià)格昂貴，靈活性不強(qiáng)，不能充分體現(xiàn)軟件無線電的優(yōu)勢。FPGA工藝發(fā)展迅速，處理能力大大增強(qiáng)，相對(duì)于ASIC、DSP來說具有吞吐量高、開發(fā)周期短、可實(shí)現(xiàn)在線重構(gòu)等諸多優(yōu)勢。正因?yàn)檫@些優(yōu)點(diǎn)，使得FPGA在軟件無線電的研究和開發(fā)中起著越來越重要的作用。 本次設(shè)計(jì)的目標(biāo)是在一塊FPGA芯片上實(shí)現(xiàn)單通道數(shù)字下變頻系統(tǒng)。現(xiàn)階段主要對(duì)軟件無線電數(shù)字下變頻器的FPGA實(shí)現(xiàn)方法進(jìn)行了研究分析，重點(diǎn)完成了其主要模塊的設(shè)計(jì)和仿真以及初步的系統(tǒng)級(jí)驗(yàn)證。 論文首先對(duì)軟件無線電數(shù)字下變頻的國內(nèi)外現(xiàn)狀進(jìn)行了分析，然后對(duì)FPGA實(shí)現(xiàn)數(shù)字下變頻設(shè)計(jì)的優(yōu)勢作了闡述。在對(duì)軟件無線電理論基礎(chǔ)、數(shù)字信號(hào)處理的相關(guān)知識(shí)深入研究的基礎(chǔ)上重點(diǎn)研究軟件無線電數(shù)字下變頻技術(shù)。對(duì)數(shù)字下變頻的NCO、混頻、CIC、HB、FIR模塊的實(shí)現(xiàn)方法進(jìn)行深入研究，在：MATLAB中設(shè)定整體系統(tǒng)方案、完成模塊劃分和接口定義，并對(duì)部分模塊建立數(shù)學(xué)模型并仿真、對(duì)模塊的性能進(jìn)行優(yōu)化。從數(shù)字下變頻的系統(tǒng)層次上考慮了各模塊彼此問的性能制約，從而選擇合理配置、優(yōu)化系統(tǒng)結(jié)構(gòu)以獲得模塊間的性能均衡和系統(tǒng)性能的最優(yōu)化。最后通過使用編寫'Verilog程序和調(diào)用部分lP Core相結(jié)合的方法完成數(shù)字下變頻各個(gè)模塊的設(shè)計(jì)并完成仿真和調(diào)試。結(jié)果表明設(shè)計(jì)的思想和結(jié)構(gòu)是正確的，在下一步工作中主要完成系統(tǒng)的板級(jí)調(diào)試。
標(biāo)簽： FPGA ddc 軟件無線電
上傳用戶：隱界最新
在軟件無線電數(shù)字接收機(jī)中，從AD前端采集過來的數(shù)字信號(hào)頻率高達(dá)72 MHz，如此高的頻率使得后端DSP不能直接完成相關(guān)的數(shù)字信號(hào)處理任務(wù)。因此合理的設(shè)計(jì)基于FPGA的ddc，以降低數(shù)字信號(hào)頻率，方便后端DSP實(shí)時(shí)完成相關(guān)的數(shù)字信號(hào)處理任務(wù)就顯得尤為重要。在很多數(shù)字信號(hào)處理系統(tǒng)中，數(shù)字信號(hào)頻率是非常高的，而后端數(shù)字信號(hào)處理器件幾乎不能滿足系統(tǒng)的實(shí)時(shí)性要求，此時(shí)通過合理的設(shè)計(jì)ddc就可以解決上述問題。
標(biāo)簽： FPGA ddc 仿真
上傳時(shí)間： 2014-12-28
上傳用戶：432234
上傳時(shí)間： 2013-11-20
上傳用戶：520
AVR-AT90S8535,HD8279,等開發(fā)的潔凈空調(diào)專用ddc系統(tǒng),包括AD/DA,PID計(jì)算等.
標(biāo)簽： AVR-AT 8535 8279 ddc
上傳時(shí)間： 2013-12-13
上傳用戶：2404
ADI公司基于其公司的ADC,DAC及ddc,DUC提出的基站結(jié)構(gòu)設(shè)計(jì)方案。
標(biāo)簽： ADI ADC DAC ddc
上傳時(shí)間： 2013-12-19
上傳用戶：netwolf
ddc simulation 進(jìn)行ddc實(shí)現(xiàn)過程的仿真
標(biāo)簽： simulation ddc ddc 過程
上傳時(shí)間： 2014-10-30
上傳用戶：遠(yuǎn)遠(yuǎn)ssad
VESA ddc協(xié)議標(biāo)準(zhǔn)（display data channel command interface standard） 包括應(yīng)用實(shí)例及代碼
標(biāo)簽： interface standard display channel
上傳時(shí)間： 2015-12-12
上傳用戶：咔樂塢
可以實(shí)現(xiàn)ddc各個(gè)模塊的功能，如內(nèi)插、抽取、FIR濾波等功能
標(biāo)簽： ddc 模塊
上傳時(shí)間： 2016-01-19
上傳用戶：iswlkje
數(shù)字電子ddc燒錄程式，并口通信，Windows平臺(tái)燒錄程式
標(biāo)簽： ddc 數(shù)字電子 燒錄 程式
上傳時(shí)間： 2016-02-11
上傳用戶：hfmm633
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
