ddr2 SDRAM是目前內存市場上的主流內存。除了通用計算機系統外，大量的嵌入式系統也紛紛采用ddr2內存，越來越多的SoC系統芯片中會集成有ddr2接口模塊。因此，設計一款匹配ddr2的內存控制器將會具有良好的應用前景。 論文在研究了ddr2的JEDEC標準的基礎上，設計出ddr2控制器的整體架構，采用自項向下的設計方法和模塊化的思想，將ddr2控制器劃分為若干模塊，并使用Verilog HDL語言完成ddr2控制器IP軟核中初始化模塊、配置模塊、執行模塊和數據通道模塊的RTL級設計。根據在設計中遇到的問題，對ddr2控制器的整體架構進行改進與完善。在分析了Altera數字PHY的基本性能的基礎上，設計ddr2控制器與數字PHY的接口模塊。搭建ddr2控制器IP軟核的仿真驗證平臺，針對設計的具體功能進行仿真驗證，并實現在Altera Stratix II GX90開發板上對ddr2存儲芯片基本讀/寫操作控制的FPGA功能演示。 論文設計的ddr2控制器的主要特點是： 1.支持數字PHY電路，不需要實際的硬件電路就完成ddr2控制器與ddr2存儲芯片之間的物理層接口，節約了設計成本，縮小了硬件電路的體積。 2.將配置口從初始化模塊中分離出來，簡化了具體操作。 3.支持多個ddr2存儲芯片，使得ddr2控制器的應用范圍更為廣闊。 4.支持ddr2的三項新技術，充分發揮ddr2內存的特性。 5.自動ddr2刷新控制，方便用戶對ddr2內存的控制。
上傳時間： 2013-06-10
上傳用戶：ynzfm
數據采集處理技術是現代信號處理的基礎，廣泛應用于雷達、聲納、軟件無線電、瞬態信號測試等領域。隨著信息科學的飛速發展，人們面臨的信號處理任務越來越繁重，對數據采集處理系統的要求也越來越高。近年來FPGA由于其設計靈活性、更強的適應性及可重構性，結合SDRAM的高速、大容量、價格優勢，在設計高速實時數據采集系統時受到了廣泛的關注。 本課題重點研究了基于FPGA與ddr2-SDRAM的高速實時數據采集系統的設計與實現技術，為需要大容量存儲器的系統設計提供了新的思路。在深入研究了ddr2-SDRAM器件的基本構造與工作原理的基礎上，結合成熟的商業化IP核，提出了基于FPGA與ddr2-SDRAM的高速實時數據采集系統的設計方案，并從總體設計構想到各邏輯細節實現都進行了詳細描述。根據ddr2-SDRAM的特點，選擇合適的內存調度方案，采用Verilog HDL語言設計實現了該高速實時數據采集系統，并對系統功能進行驗證與分析，結果表明本設計完全能夠滿足系統的性能指標。
上傳時間： 2013-06-24
上傳用戶：wangrong
ddr2 內存條的原理圖
上傳時間： 2013-06-07
上傳用戶：CETM008
DDR layout 指導，幫助大家進行ddr2的設計，特別是上到800M以上的時候能夠layout好就比較困難了。
上傳時間： 2013-04-24
上傳用戶：mj16166
使用功能強大的FPGA來實現一種ddr2 SDRAM存儲器的用戶接口。該用戶接口是基于XILINX公司出產的ddr2 SDRAM的存儲控制器，由于該公司出產的這種存儲控制器具有很高的效率，使用也很廣泛，可知本設計具有很大的使用前景。本設計通過采用多路高速率數據讀寫操作仿真驗證，可知其完全可以滿足時序要求，由綜合結果可知其使用邏輯資源很少，運行速率很高，基本可以滿足所有設計需要。
上傳時間： 2013-11-07
上傳用戶：GavinNeko
MIG生成的ddr2相關的代碼
上傳時間： 2013-11-12
上傳用戶：yanqie
我采用XC4VSX35或XC4VLX25 FPGA來連接ddr2 SODIMM和元件。SODIMM內存條選用MT16HTS51264HY-667(4GB)，分立器件選用8片MT47H512M8。設計目標：當客戶使用內存條時，8片分立器件不焊接；當使用直接貼片分立內存顆粒時，SODIMM內存條不安裝。請問專家：1、在設計中，先用Xilinx MIG工具生成ddr2的Core后，管腳約束文件是否還可更改？若能更改，則必須要滿足什么條件下更改？生成的約束文件中，ADDR，data之間是否能調換？ 2、對ddr2數據、地址和控制線路的匹配要注意些什么？通過兩只100歐的電阻分別連接到1.8V和GND進行匹配 和 通過一只49.9歐的電阻連接到0.9V進行匹配，哪種匹配方式更好？ 3、V4中，PCB LayOut時，ddr2線路阻抗單端為50歐，差分為100歐？Hyperlynx仿真時，那些參數必須要達到那些指標ddr2-667才能正常工作？ 4、 若使用ddr2-667的SODIMM內存條，能否降速使用？比如降速到ddr2-400或更低頻率使用？ 5、板卡上有SODIMM的插座，又有8片內存顆粒，則物理上兩部分是連在一起的，若實際使用時，只安裝內存條或只安裝8片內存顆粒，是否會造成信號完成性的影響？若有影響，如何控制？ 6、SODIMM內存條(max:4GB)能否和8片分立器件(max:4GB)組合同時使用，構成一個(max:8GB)的ddr2單元？若能，則布線阻抗和FPGA的DCI如何控制？地址和控制線的TOP圖應該怎樣？ 7、ddr2和FPGA（VREF pin）的參考電壓0.9V的實際工作電流有多大？工作時候，ddr2芯片是否很燙，一般如何考慮散熱？ 8、由于多層板疊層的問題，可能頂層和中間層的銅箔不一樣后，中間的夾層后度不一樣時，也可能造成阻抗的不同。請教ddr2-667的SODIMM在8層板上的推進疊層？
上傳時間： 2013-10-12
上傳用戶：han_zh
使用功能強大的FPGA來實現一種ddr2 SDRAM存儲器的用戶接口。該用戶接口是基于XILINX公司出產的ddr2 SDRAM的存儲控制器，由于該公司出產的這種存儲控制器具有很高的效率，使用也很廣泛，可知本設計具有很大的使用前景。本設計通過采用多路高速率數據讀寫操作仿真驗證，可知其完全可以滿足時序要求，由綜合結果可知其使用邏輯資源很少，運行速率很高，基本可以滿足所有設計需要。
上傳時間： 2013-10-14
上傳用戶：zxh122
MIG生成的ddr2相關的代碼
上傳時間： 2013-10-12
上傳用戶：z1191176801
我采用XC4VSX35或XC4VLX25 FPGA來連接ddr2 SODIMM和元件。SODIMM內存條選用MT16HTS51264HY-667(4GB)，分立器件選用8片MT47H512M8。設計目標：當客戶使用內存條時，8片分立器件不焊接；當使用直接貼片分立內存顆粒時，SODIMM內存條不安裝。請問專家：1、在設計中，先用Xilinx MIG工具生成ddr2的Core后，管腳約束文件是否還可更改？若能更改，則必須要滿足什么條件下更改？生成的約束文件中，ADDR，data之間是否能調換？ 2、對ddr2數據、地址和控制線路的匹配要注意些什么？通過兩只100歐的電阻分別連接到1.8V和GND進行匹配 和 通過一只49.9歐的電阻連接到0.9V進行匹配，哪種匹配方式更好？ 3、V4中，PCB LayOut時，ddr2線路阻抗單端為50歐，差分為100歐？Hyperlynx仿真時，那些參數必須要達到那些指標ddr2-667才能正常工作？ 4、 若使用ddr2-667的SODIMM內存條，能否降速使用？比如降速到ddr2-400或更低頻率使用？ 5、板卡上有SODIMM的插座，又有8片內存顆粒，則物理上兩部分是連在一起的，若實際使用時，只安裝內存條或只安裝8片內存顆粒，是否會造成信號完成性的影響？若有影響，如何控制？ 6、SODIMM內存條(max:4GB)能否和8片分立器件(max:4GB)組合同時使用，構成一個(max:8GB)的ddr2單元？若能，則布線阻抗和FPGA的DCI如何控制？地址和控制線的TOP圖應該怎樣？ 7、ddr2和FPGA（VREF pin）的參考電壓0.9V的實際工作電流有多大？工作時候，ddr2芯片是否很燙，一般如何考慮散熱？ 8、由于多層板疊層的問題，可能頂層和中間層的銅箔不一樣后，中間的夾層后度不一樣時，也可能造成阻抗的不同。請教ddr2-667的SODIMM在8層板上的推進疊層？
上傳時間： 2013-10-21
上傳用戶：jjq719719
<button id="kseek"></button>