<rt id="ucgu8"></rt>
采用vhdl語言實現正弦波形的生成。主要使用的dds技術。
標簽： vhdl dds 語言 正弦
上傳時間： 2013-08-09
上傳用戶：aeiouetla
能完全模擬DDS芯片的工作，在CPLD的輸出引腳后接上相應的D/A轉換芯片并接上低通濾波器，將得到非常好的正旋波
標簽： DDS 模擬 芯片
上傳用戶：3294322651
利用FPGA實現DDS經過編譯沒有錯誤。編譯環境為QuartusII7.2，該環境集成了IP核，可以提高開發效率。
標簽： QuartusII FPGA DDS 7.2
上傳時間： 2013-08-10
上傳用戶：zhuyibin
利用FPGA實現的DDS，可輸出正弦波，輸出頻率可調
標簽： FPGA DDS
上傳時間： 2013-08-11
上傳用戶：蠢蠢66
基于FPGA的DDS信號發生器的簡單實現。這種方法簡單可靠、控制方便，且具有很高的頻率分辨率和轉換速度，非常適合快速跳頻通信的要求。 DDS（直接數字合成）是近年來迅速發展起來的一種新的頻率合成方法。
標簽： FPGA DDS 信號發生器
上傳時間： 2013-08-13
上傳用戶：zl5712176
摘 要：介紹了直接數字頻率合成 (DDS) 技術的基本原理，給出了基于Altera公司FPGA器件的一個三相正弦信號發生器的設計方案，同時給出了其軟件程序和仿真結果。仿真結果表明：該方法生成的三相正弦信號具有對稱性好、波形失真小、頻率精度高等優點，且輸出頻率可調。\r\n關鍵詞：直接數字頻率合成；現場可編程門陣列；FPGA；三相正弦信號
標簽： DDS 數字頻率合成
上傳時間： 2013-08-14
上傳用戶：kernor
verilog編寫基于fpga的DDS實現
標簽： verilog fpga DDS 編寫
上傳時間： 2013-08-19
上傳用戶：neu_liyan
基于FPGA的DDS和周期合成技術在EIS中的應用,caj格式
標簽： FPGA DDS EIS caj
上傳時間： 2013-08-26
上傳用戶：lhll918
Verilog實現的DDS正弦信號發生器和測頻測相模塊，DDS模塊可產生兩路頻率和相位差均可預置調整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測量的數據通過引腳傳輸給單片機，單片機進行計算和顯示。
標簽： Verilog DDS 正弦信號發生器 模塊
上傳時間： 2013-08-28
上傳用戶：asdfasdfd
基于FPGA＋DDS的MSK數字調制源設計 通信中的DDS技術應用
標簽： FPGA DDS MSK 數字調制
上傳時間： 2013-08-29
上傳用戶：r5100
蟲蟲下載站版權所有 京ICP備2021023401號-1
<rt id="oco8u"></rt>
