Micro Electronic deviCE Fundermental
標簽： Fundermental Electronic deviCE Micro
上傳時間： 2013-12-09
上傳用戶：標點符號
This is about the USB deviCE architecture in linux systems.
標簽： architecture systems deviCE about
上傳時間： 2013-12-09
上傳用戶：鳳臨西北
8051 source code to be programmed to 51/52 for ez51 programmer deviCE, can be used to unlock atmel security bit.
標簽： programmed programmer to source
上傳時間： 2017-09-26
上傳用戶：busterman
A VHDL program to simulate the behaviour of a deviCE,
標簽： behaviour simulate program deviCE
上傳時間： 2017-09-26
上傳用戶：時代電子小智
ds1302 and adc conversion test program on atmega deviCE
標簽： conversion program atmega deviCE
上傳時間： 2013-10-24
上傳用戶：cuiyashuo
在用STVP下載程序的時候提示：the deviCE is protected!
標簽： protected deviCE STVP the is 下載程序在用STVP下載程序的時候提示：the deviCE is protected!
上傳時間： 2017-11-11
上傳用戶：自動化大菜雞
deviCE-to-deviCE(D2D) communications are now considered as an integral part of future 5G networks which will enable direct communication between user equipment (UE) without unnecessary routing via the network infrastructure. This architecture will result in higher throughputs than conventional cellular networks, but with the increased potential for co-channel interference induced by randomly located cellular and D2D UEs.
標簽： deviCE-to-deviCE Communications Analysis of
上傳時間： 2020-05-26
上傳用戶：shancjb
The challenges associated with the design and implementation of Electro- static Discharge (ESD) protection circuits become increasingly complex as technology is scaled well into nano-metric regime. One must understand the behavior of semiconductor deviCEs under very high current densities, high temperature transients in order to surmount the nano-meter ESD challenge. As a consequence, the quest for suitable ESD solution in a given technology must start from the deviCE level. Traditional approaches of ESD design may not be adequate as the ESD damages occur at successively lower voltages in nano-metric dimensions.
標簽： Protection Circuit deviCE Design ESD and
上傳時間： 2020-06-05
上傳用戶：shancjb
基于樹莓派的Human body sensing alarm deviCE
標簽： 樹莓派
上傳時間： 2022-06-20
上傳用戶：qdxqdxqdxqdx
信號與信息處理是信息科學中近幾年來發展最為迅速的學科之一,隨著片上系統(SOC,System On Chip)時代的到來,FPGA正處于革命性數字信號處理的前沿。基于FPGA的設計可以在系統可再編程及在系統調試,具有吞吐量高,能夠更好地防止授權復制、元器件和開發成本進一步降低、開發時間也大大縮短等優點。然而,FPGA器件是基于SRAM結構的編程工藝,掉電后編程信息立即丟失,每次加電時,配置數據都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統設計中具有極其重要的價值,這也給用于可編程邏輯器件編程的配置接口電路和實驗開發設備提出了更高的要求。 本論文基于IEEE1149.1標準和USB2.0技術,完成了FPGA配置接口電路及實驗開發板的設計與實現。作者在充分理解IEEE1149.1標準和USB技術原理的基礎上,針對Altcra公司專用的USB數據配置電纜USB-Blaster,對其內部工作原理及工作時序進行測試與詳細分析,完成了基于USB配置接口的FPGA芯片開發實驗電路的完整軟硬件設計及功能時序仿真。作者最后進行了軟硬件調試,完成測試與驗證,實現了對Altera系列PLD的配置功能及實驗開發板的功能。 本文討論的USB下載接口電路被驗證能在Altera的QuartusII開發環境下直接使用,無須在主機端另行設計通信軟件,其兼容性較現有設計有所提高。由于PLD(Programmable Logic deviCE)廠商對其知識產權嚴格保密,使得基于USB接口的配置電路應用受到很大限制,同時也加大了自行對其進行開發設計的難度。 與傳統的基于PC并口的下載接口電路相比,本設計的基于USB下載接口電路及FPGA實驗開發板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調試NiosII嵌入式軟核處理器等明顯優勢。從成本來看,本設計的USB配置接口電路及FPGA實驗開發板與其同類產品相比有較強的競爭力。
上傳時間： 2013-04-24
上傳用戶：lingduhanya
