fifo電路(first in，first out)，內(nèi)部藏有１６ｂｉｔ×１６ｗｏｒｄ的Dual port RAM，依次讀出已經(jīng)寫入的數(shù)據(jù)。因?yàn)椴淮嬖贏ddress輸入，所以請(qǐng)自行設(shè)計(jì)內(nèi)藏的讀寫指針。由fifo電路輸出的EF信號(hào)(表示RAM內(nèi)部的數(shù)據(jù)為空)和FF信號(hào)(表示RAM內(nèi)部的數(shù)據(jù)為滿)來表示RAM內(nèi)部的狀態(tài)，并且控制fifo的輸入信號(hào)WEN(寫使能)和REN(讀使能)。以及為了更好得控制fifo電路，AEF(表示RAM內(nèi)部的數(shù)據(jù)即將空)信號(hào)也同時(shí)輸出。
Synthesizable fifo Model
This example describes a synthesizable implementation of a fifo. The fifo depth and fifo width in bits can be modified by simply changing the value of two parameters, `FWIDTH and `FDEPTH. For this example, the fifo depth is 4 and the fifo width is 32 bits.
