verilog編寫(xiě)基于fpGA的鑒相器模塊
標(biāo)簽： verilog fpGA 編寫(xiě) 模塊
上傳時(shí)間： 2013-08-19
上傳用戶：18752787361
原版的外文書(shū)，基于fpGA的SDRAM設(shè)計(jì)，相信大家都會(huì)感興趣！
標(biāo)簽： SDRAM fpGA
上傳用戶：heart_2007
verilog編寫(xiě)基于fpGA的DDS實(shí)現(xiàn)
標(biāo)簽： verilog fpGA DDS 編寫(xiě)
上傳用戶：neu_liyan
fpGA this will help you to improve you ability
標(biāo)簽： you ability improve fpGA
上傳用戶：417313137
fpGA設(shè)計(jì)大禮包，包括詳細(xì)的流程介紹，引腳分配方案，設(shè)計(jì)思想等
標(biāo)簽： fpGA
上傳用戶：15527161163
verilog編寫(xiě)基于fpGA的示波器核心實(shí)現(xiàn)
標(biāo)簽： verilog fpGA 編寫(xiě) 示波器
上傳用戶：huql11633
fpGA很有價(jià)值的27實(shí)例，包括步進(jìn)電機(jī)定位控制系統(tǒng)VHDL程序與仿真、ASK調(diào)制與解調(diào)VHDL程序及仿真、TLC7524接口電路程序等非常實(shí)用。
標(biāo)簽： fpGA 價(jià)值
上傳用戶：wpt
fpGA設(shè)計(jì)的指導(dǎo)性原則是一本fpGA設(shè)計(jì)的指導(dǎo)手冊(cè)
上傳用戶：qilin
基于fpGA設(shè)計(jì)數(shù)字鎖相環(huán)，提出了一種由微分超前/滯后型檢相器構(gòu)成數(shù)字鎖相環(huán)的Verilog-HDL建模方案
標(biāo)簽： fpGA 數(shù)字鎖相環(huán)
上傳用戶：Huge_Brother
主要介紹fpGA設(shè)計(jì)的指導(dǎo)性原則和具體準(zhǔn)則。
標(biāo)簽： fpGA 準(zhǔn)則
上傳用戶：nanfeicui
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
