數(shù)字通信系統(tǒng)中，在實際信道上傳輸數(shù)字信號時，由于信道傳輸特性不理想及噪聲的影響，接收端所收到的數(shù)字信號不可避免地會發(fā)生錯誤。為了減小誤碼率，提高接收質(zhì)量，必須采用差錯控制編碼。對于數(shù)字視頻通信系統(tǒng)這類高碼率，高要求的系統(tǒng)，為了提供優(yōu)良的圖象質(zhì)量，采用差錯控制編碼尤為重要。 本文采用的DVB-T系統(tǒng)差錯控制技術(shù)是針對于數(shù)字視頻通信而設(shè)計的，提出了糾錯編碼結(jié)合交織技術(shù)的實現(xiàn)方案，即RS(204，188，8)截短碼、卷積交織、卷積碼三種技術(shù)的級聯(lián)。各技術(shù)中的參數(shù)設(shè)計為輸入的MPEG-2傳輸流(TS流)提供了便利，在編碼后可以保持傳輸流的幀結(jié)構(gòu)和同步字節(jié)不改變，使接收端的同步捕獲和同步跟蹤成為可能。 本文首先簡要介紹了差錯控制技術(shù)，DVB-T系統(tǒng)，以及硬件實現(xiàn)所用到的FPGA實現(xiàn)方法。然后分別研究RS碼、卷積交織、卷積碼的編解碼原理，并提出了三類技術(shù)的硬件實現(xiàn)方案。其中，重點論述了RS碼解碼的硬件實現(xiàn)。將RS碼解碼分為四個模塊：伴隨式計算，BM迭代，錢搜索和錯誤值計算，分別講述每個模塊的電路設(shè)計方案并給出仿真結(jié)果。最后，將該差錯控制系統(tǒng)應(yīng)用于一個輸出速率恒定的實際數(shù)字視頻通信系統(tǒng)中，按系統(tǒng)需要，加入了接口電路和速率控制的設(shè)計。
上傳時間： 2013-04-24
上傳用戶：gcs333
VLSI(超大規(guī)模集成電路)的快速發(fā)展，使得FPGA技術(shù)得到了迅猛發(fā)展，F(xiàn)PGA的快速發(fā)展又為實時圖像處理在算法、系統(tǒng)結(jié)構(gòu)上帶來了新的方法和思路，全景圖像處理是實時圖像處理中一個嶄新的領(lǐng)域，其在視頻監(jiān)視領(lǐng)域內(nèi)有廣泛的應(yīng)用前景。 本文首先介紹了全景圖像處理的發(fā)展?fàn)顩r，課題的主要背景、國內(nèi)外發(fā)展現(xiàn)狀、課題的研究意義、課題的來源和本文的主要研究工作及論文組織結(jié)構(gòu)。然后在第二章中介紹了FPGA的發(fā)展，F(xiàn)PGA/CPLD的特點，并介紹了Cyclone Ⅱ系列FPGA的硬件結(jié)構(gòu)，硬件描述語言，開發(fā)工具Quartus Ⅱ以及FPGA開發(fā)的一般原則。 文章的重點放在了電路板的設(shè)計部分，也就是本文的第三章。在介紹電路設(shè)計部分之前首先介紹一些高速數(shù)字電路設(shè)計中的一些概念、高速數(shù)字電路設(shè)計中常見問題，并對常見問題給出了一般解決方法。 在FPGA電路板設(shè)計部分中，對FPGA電路的設(shè)計過程作了詳細(xì)的說明，其中著重介紹了采用了FBGA封裝的EP2C35芯片的電路設(shè)計要點，多層電路板設(shè)計要點，F(xiàn)PGA供電管腳的處理注意事項，F(xiàn)PGA芯片中PLL模塊的設(shè)計以及FPGA的配置方法，并給出了作者的設(shè)計思路。FPGA供電電源也是電路板設(shè)計的要點所在，文章中也著重對其進(jìn)行了介紹，提及了FPGA電源設(shè)計指標(biāo)要求及電壓功耗估計，并根據(jù)現(xiàn)有的FPGA電源解決方案提出了設(shè)計思路和方法。同時文章中對FPGA芯片外圍器件電路包括圖像采集顯示芯片電路、圖像存儲電路、USB2.0接口電路的設(shè)計做了相應(yīng)的介紹。最終目的就是為基于FPGA的全景圖象處理搭建一個穩(wěn)定運行的平臺。 在第四章中介紹了IC總線控制器的狀態(tài)機圖及信號說明和相應(yīng)的仿真圖。 文章最后給出了FPGA硬件電路的調(diào)試結(jié)果，驗證了設(shè)計目的，為進(jìn)一步的工作打下了良好的基礎(chǔ)。
上傳時間： 2013-04-24
上傳用戶：15736969615
音頻管理組件(Audio Management Unit，AMU)是先進(jìn)客艙娛樂與服務(wù)系統(tǒng)(Advanced Cabin Entertainment Service System，ACESS)的組成部分，應(yīng)用于飛機上音頻資源的管理與控制。飛機運營對航空機載電子系統(tǒng)準(zhǔn)確性、復(fù)雜性和安全性的高要求，使得其維修維護(hù)工作極大地依賴于自動測試設(shè)備(Automatic Testing Equipment，ATE)。本課題來源于實際工程項目， FPGA技術(shù)具備多種優(yōu)點，將其與民航測試設(shè)備結(jié)合研制一個用于檢測AMU故障的自動測試系統(tǒng)，該系統(tǒng)將對AMU自動完成部件維修手冊(Comvonent Maintenance Manual，CMM)所規(guī)定的全部功能、性能方面的綜合測試。 本文首先概述音頻管理組件、自動測試系統(tǒng)及其在民航領(lǐng)域的應(yīng)用，并闡述了課題的背景、研究目標(biāo)和相關(guān)技術(shù)要求；文章對可編程邏輯器件CPLD/FPGA的結(jié)構(gòu)原理、硬件描述語言VHDL的特點以及MAXL+plusⅡ軟件的設(shè)計流程進(jìn)行了說明，重點闡述了基于FPGA的DDS信號發(fā)生器以及數(shù)據(jù)采集卡的設(shè)計實現(xiàn)、并著重闡述了ARINC429總線的傳輸規(guī)范，和基于FPGA的ARINC429總線接口的設(shè)計與實現(xiàn)。在ARINC429接口設(shè)計中采用自頂向下，多層次系統(tǒng)設(shè)計的方法，用VHDL語言進(jìn)行描述。在發(fā)送器中利用了FPGA內(nèi)部的分布式RAM創(chuàng)建異步FIFO，節(jié)約了FPGA的內(nèi)部資源和提高了數(shù)據(jù)傳輸速度；在接收器中采用了提高抗干擾性的優(yōu)化設(shè)計。測試結(jié)果表明基于FPGA的設(shè)計實現(xiàn)ARINC429總線數(shù)據(jù)通信的要求，使用方便，可靠性好，能夠克服HS-3282芯片中的數(shù)據(jù)格式固定，使用不夠靈活方便，價格昂貴的缺點。
標(biāo)簽： FPGA 飛機 音頻 測試系統(tǒng)
上傳時間： 2013-08-06
上傳用戶：gzming
數(shù)字信號處理是信息科學(xué)中近幾十年來發(fā)展最為迅速的學(xué)科之一.目前,數(shù)字信號處理廣泛應(yīng)用于通信、雷達(dá)、聲納、語音與圖像處理等領(lǐng)域.而數(shù)字信號處理算法的硬件實現(xiàn)一般來講有三種方式:用于通用目的的可編程DSP芯片;用于特定目的的固定功能DSP芯片組和ASIC;可以由用戶編程的FPGA芯片.隨著微電子技術(shù)的發(fā)展,采用現(xiàn)場可編程門陣列FPGA進(jìn)行數(shù)字信號處理得到了飛速發(fā)展,FPGA正在越來越多地代替ASIC和PDSP用作前端數(shù)字信號處理的運算.該文主要探討了基于FPGA數(shù)字信號處理的實現(xiàn).首先詳細(xì)闡述了數(shù)字信號處理的理論基礎(chǔ),重點討論了離散傅立葉變換算法原理,由于快速傅立葉變換算法在實際中得到了廣泛的應(yīng)用,該文給出了基-2FFT算法原理、討論了按時間抽取FFT算法的特點.該論文對硬件描述語言的描述方法和風(fēng)格做了一定的探討,介紹了硬件描述語言的開發(fā)環(huán)境MAXPLUSII.在此基礎(chǔ)上,該論文詳細(xì)闡述了數(shù)字集成系統(tǒng)的高層次設(shè)計方法,討論了數(shù)字系統(tǒng)設(shè)計層次的劃分和數(shù)字系統(tǒng)的自頂向下的設(shè)計方法,探討了數(shù)字集成系統(tǒng)的系統(tǒng)級設(shè)計和寄存器傳輸級設(shè)計,描述了數(shù)字集成系統(tǒng)的高層次綜合方法.最后該文描述了數(shù)字信號處理系統(tǒng)結(jié)構(gòu)的實現(xiàn)方法,指出常見的高速、實時信號處理系統(tǒng)的四種結(jié)構(gòu);由于FFT算法在數(shù)字信號處理中占有重要的地位,所以該文提出了用FPGA實現(xiàn)FFT的一種設(shè)計思想,給出了總體實現(xiàn)框圖;重點設(shè)計實現(xiàn)了FFT算法中的蝶形處理單元,采用了一種高效乘法器算法設(shè)計實現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器,從而提高了蝶形處理器的運算速度,降低了運算復(fù)雜度.
標(biāo)簽： FPGA 數(shù)字信號處理 中的應(yīng)用
上傳時間： 2013-07-19
上傳用戶：woshiayin
JPEG2000是由ISO/ITU-T組織下的IEC JTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標(biāo)準(zhǔn).與JPEG(Joint Photographic Experts Group)相比,JPEG2000能夠提供更好的數(shù)據(jù)壓縮比,并且提供了一些JPEG所不具有的功能[1].JPEG2000具有的多種特性使得它具有廣泛的應(yīng)用前景.但是,JPEG2000是一個復(fù)雜編碼系統(tǒng),目前為止的軟件實現(xiàn)方案的執(zhí)行時間和所需的存儲量較大,若想將JPEG2000應(yīng)用于實際中,有著較大的困難,而用硬件電路實現(xiàn)JPEG2000或者其中的某些模塊,必然能夠減少JPEG200的執(zhí)行時間,因而具有重要的意義.本文首先簡單介紹了JPEG2000這一新的靜止圖像壓縮標(biāo)準(zhǔn),然后對算術(shù)編碼的原理及實現(xiàn)算法進(jìn)行了深入的研究,并重點探討了JPEG2000中算術(shù)編碼的硬件實現(xiàn)問題,給出了一種硬件最優(yōu)化的算術(shù)編碼實現(xiàn)方案.最后使用硬件描述語言(Very High Speed Integrated Circuit Hardware Description Language,VHDL)在寄存器傳輸級(Register Transfer Level,RTL描述了該硬件最優(yōu)化的算術(shù)編碼實現(xiàn)方案,并以Altera 20K200E FPGA為基礎(chǔ),在Active-HDL環(huán)境中進(jìn)行了功能仿真,在Quartus Ⅱ集成開發(fā)環(huán)境下完成了綜合以及后仿真,綜合得到的最高工作時鐘頻率達(dá)45.81MHz.在相同的輸入條件下,輸出結(jié)果表明,本文設(shè)計的硬件算術(shù)編碼器與實現(xiàn)JPEG2000的軟件:Jasper[2]中的算術(shù)編碼模塊相比,處理時間縮短了30﹪左右.因而本文的研究對于JPEG2000應(yīng)用于數(shù)字監(jiān)控系統(tǒng)等實際應(yīng)用有著重要的意義.
標(biāo)簽： JPEG 2000 FPGA 算術(shù)編碼
上傳時間： 2013-05-16
上傳用戶：671145514
正交頻分復(fù)用(OnIlogonaJ Frequency Division Multiplexing，OFDM)技術(shù)通過將整個信道分為多個帶寬相等并行傳輸?shù)淖有诺溃ㄟ^將信息經(jīng)過子信道獨立傳輸來實現(xiàn)通信，子信道的正交性可以保證最大限度的利用頻譜資源。OFDM系統(tǒng)通過循環(huán)前綴來消除符號間干擾(ISI)，通過IDFT/DFT調(diào)制解調(diào)降低了系統(tǒng)實現(xiàn)的復(fù)雜度。由于其頻譜利用率高，抗多徑能力強，在多種通信場合中都得到了應(yīng)用。雖然有著上述優(yōu)點，但為了準(zhǔn)確的恢復(fù)信號，信道估計是OFDM系統(tǒng)中必須實現(xiàn)的一環(huán)。 本文正是針對OFDM接收機中的信道估計模塊的運算部件的實現(xiàn)進(jìn)行了研究。首先，研究了OFDM信道估計的LS算法，一階線性插值算法，二次多項式插值算法，建立了適用于寬帶通信系統(tǒng)的信道估計模塊模型。其次研究了加法器電路和乘法器電路的實現(xiàn)，包括進(jìn)位行波加法器，曼徹斯特進(jìn)位鏈，超前進(jìn)位加法器和乘法原理，陣列乘法器，wallace樹乘法器及BOOTH編碼算法，并分析了各種電路的特性及優(yōu)缺點。接著研究了幾種主要的除法器設(shè)計算法，包括數(shù)字循環(huán)算法，基于函數(shù)迭代的算法，以及CORDIC算法，結(jié)合信道估計的特點選擇了函數(shù)迭代和CORDIC算法作為具體實現(xiàn)的方法。最后，在前面的設(shè)計的基礎(chǔ)上在FPGA芯片上實現(xiàn)了前面的設(shè)計方案。
上傳時間： 2013-06-06
上傳用戶：yyyyyyyyyy
本文以Turbo碼譯碼器的FPGA實現(xiàn)為目標(biāo)，對Turbo碼的迭代譯碼算法及用硬件語言實現(xiàn)其譯碼算法進(jìn)行了深入研究。 本文首先在理論上對Turbo碼的編譯碼原理進(jìn)行了深入的研究，并用C語言對其MAP譯碼算法進(jìn)行了驗證仿真，接著就Turbo碼MAP算法的衍生算法即LOG_MAP和MAX_LOG_MAP算法用C程序做了仿真和測試。隨后本文就一些對MAP譯碼性能起著重要影響的參數(shù)也用C程序做了仿真對比。 最后，考慮到硬件實現(xiàn)的簡化，MAX-Log-MAP算法成為了本文的硬件實現(xiàn)方案。本文采用了模塊化設(shè)計，在對各個模塊進(jìn)行設(shè)計的基礎(chǔ)上提出了一些改進(jìn)的方案，對Turbo碼編碼器設(shè)計中的同步問題進(jìn)行了改進(jìn)，對分塊并行Turbo碼譯碼算法的硬件實現(xiàn)進(jìn)行了研究。在設(shè)計中綜合運用了“自頂向下”和“自下而上”的設(shè)計方去，通過功能模塊分割，合理設(shè)置系統(tǒng)參數(shù)，并通過模塊之間的參數(shù)傳遞，使Turbo碼編譯碼器具有較好的靈活性。
上傳時間： 2013-04-24
上傳用戶：wengtianzhu
在通信系統(tǒng)中，人們一直致力于信息傳輸?shù)挠行院涂煽啃缘难芯浚诺兰m錯編碼技術(shù)一直是人們研究的重點。1993年，Turbo碼的提出，以其接近Shannon極限的優(yōu)異的譯碼性能在編碼界引起了轟動，并成為研究糾錯編碼的熱點課題。經(jīng)過十幾年的研究和發(fā)展，目前，Turbo碼已經(jīng)走向了實用化的道路，如何用硬件實現(xiàn)有效的Turbo碼編譯碼器成為了人們研究的重點。 論文以基于FPGA實現(xiàn)Turbo碼譯碼器為研究目標(biāo)，首先分析了Turbo碼的基本編譯碼原理和3GPP標(biāo)準(zhǔn)的Turbo碼編碼結(jié)構(gòu)和交織算法。然后重點分析了MAP譯碼算法，Log-MAP譯碼算法和：Max-Log-MAP譯碼算法，并對三種譯碼算法進(jìn)行了詳細(xì)的理論推導(dǎo)和計算復(fù)雜度的定量分析比較，對影響Turbo碼譯碼性能的主要因素進(jìn)行了MATLB仿真分析。 論文在深入分析比較上述三種譯碼算法的基礎(chǔ)之上，選擇Max-Log-MAP譯碼算法進(jìn)行了Turbo碼譯碼器的FPGA設(shè)計實現(xiàn)。主要針對FPGA實現(xiàn)的數(shù)據(jù)量化、定點數(shù)據(jù)表示方式、Max-Log-MAP算法子譯碼器關(guān)鍵運算單元的FPGA設(shè)計和基于3GPP標(biāo)準(zhǔn)的Turbo碼譯碼器的內(nèi)交織的FPGA設(shè)計進(jìn)行了深入研究，完成了固定譯碼長度的Turbo碼譯碼器的FPGA設(shè)計實現(xiàn)，并利用ModelSim和MATLAB分別對譯碼器進(jìn)行了功能時序驗證和FPGA定點仿真測試。
上傳時間： 2013-07-09
上傳用戶：caixiaoxu26
本文對16QAM基帶Modem的FPGA芯片設(shè)計進(jìn)行了研究與論述.首先介紹了16QAM調(diào)制的原理和16QAM基帶Modem的FPGA芯片總體設(shè)計,以及一些FPGA設(shè)計的基本原則.接著介紹了高性能濾波器的FPGA設(shè)計方法,并采用多相結(jié)構(gòu)濾波器和分布式算法(DA)設(shè)計了發(fā)送端平方根升余弦滾降濾波器.然后介紹了自適應(yīng)盲均衡器的設(shè)計,該均衡器是一個復(fù)數(shù)結(jié)構(gòu)的橫向濾波器,采用復(fù)用抽頭的結(jié)構(gòu)來節(jié)省資源,本文對自適應(yīng)均衡器的核心運算單元-采用booth編碼算法設(shè)計的高性能乘累加(MAC)運算單元進(jìn)行了詳細(xì)描述.接下來介紹了載波恢復(fù)環(huán)路的FPGA設(shè)計,這是一個數(shù)字二階鎖相環(huán),本文推導(dǎo)了數(shù)字二階鎖相環(huán)和模擬二階鎖相環(huán)的對應(yīng)關(guān)系.DD相位檢測算法中的反正切函數(shù)tan
上傳時間： 2013-04-24
上傳用戶：dajin
JPEG2000是新一代圖像壓縮標(biāo)準(zhǔn),JPEG2000與傳統(tǒng)JPEG最大的不同,在于它放棄了JPEG所采用的以離散余弦變換(Discrete Cosine Transform)為主的區(qū)塊編碼方式,而采用以小波轉(zhuǎn)換(Wavelet Transform)為主的多解析編碼方式.離散小波變換算法是現(xiàn)代譜分析工具,在圖像處理與圖像分析領(lǐng)域正得到越來越廣泛的應(yīng)用.由于JPEG2000標(biāo)準(zhǔn)具有復(fù)雜的算法,全部用軟件來實現(xiàn)將會占用很大的處理器時間開銷和內(nèi)存開銷,尤其對于實時圖像傳輸和處理系統(tǒng),因而用硬件電路來實現(xiàn)JPEG2000標(biāo)準(zhǔn)的部分或全部,就具有重要的意義,本課題的目的就是用硬件電路來實現(xiàn)JPEG2000標(biāo)準(zhǔn)中的離散小波變換部分,論文研究的主要工作就是設(shè)計了一個符合JPEG2000標(biāo)準(zhǔn)的、高性能的多級二維離散小波變換的硬件電路.論文研究的內(nèi)容主要分為兩部分,第一部分首先分析了JPEG2000標(biāo)準(zhǔn)和離散小波變換的原理,重點研究了離散小波變換的快速算法,包括第一代小波變換所采用的卷積算法和第二代小波變換所采用的提升算法,然后具體分析了離散小波變換在JPEG2000中的具體實現(xiàn).論文第二部分對兩種離散小波變換快速算法的硬件實現(xiàn)進(jìn)行了比較,并選擇卷積濾波算法作為硬件實現(xiàn)的對象,并采用Daubechies9/7小波基.然后具體設(shè)計了離散小波變換的各個模塊,所有的模塊都是有硬件描述語言(Verilog HDL)來實現(xiàn),經(jīng)過仿真和邏輯綜合,在一塊自行設(shè)計的FPGA開發(fā)板上進(jìn)行了驗證.仿真和驗證的結(jié)果表明了該小波變換的硬件電路符合JPEG2000標(biāo)準(zhǔn),具有較高的速度和信噪比.
上傳時間： 2013-04-24
上傳用戶：h886166
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
