隨著現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)在工業(yè)中的廣泛應(yīng)用，使得基于FPGA數(shù)字信號(hào)處理的實(shí)現(xiàn)在雷達(dá)信號(hào)處理中有著重要地位。模型化設(shè)計(jì)是一種自頂向下的面向FPGA的快速原型驗(yàn)證法，它不僅降低了FPGA設(shè)計(jì)門(mén)檻，而且縮短了開(kāi)發(fā)周期，提高了設(shè)計(jì)效率。這使得FPGA模型化設(shè)計(jì)成為了FPGA系統(tǒng)設(shè)計(jì)的發(fā)展趨勢(shì)。本文針對(duì)常見(jiàn)雷達(dá)信號(hào)處理模塊的FPGA模型化實(shí)現(xiàn)，在以下幾個(gè)方面展開(kāi)研究：首先對(duì)基于FPGA的模型化設(shè)計(jì)方法進(jìn)行了研究，給出了模型化設(shè)計(jì)方法的發(fā)展現(xiàn)狀和趨勢(shì)，并對(duì)本文中使用的模型化設(shè)計(jì)方法的軟件工具System Generator和AccelDSP進(jìn)行了介紹。其次使用這兩種軟件工具對(duì)FIR濾波器進(jìn)行了模型化設(shè)計(jì)并同RTL(寄存器傳輸級(jí))設(shè)計(jì)方法進(jìn)行對(duì)比，全面分析了模型化設(shè)計(jì)方法和RTL設(shè)計(jì)方法的優(yōu)缺點(diǎn)。然后在簡(jiǎn)明闡述雷達(dá)信號(hào)處理原理的基礎(chǔ)上，使用System Generator對(duì)數(shù)字下變頻(DDC)、脈沖壓縮、動(dòng)目標(biāo)顯示(MTI)及恒虛警(CFAR)處理等雷達(dá)信號(hào)處理模塊進(jìn)行了自頂向下的模型化設(shè)計(jì)。在Simulink中進(jìn)行了功能仿真驗(yàn)證，生成了HDL代碼，并在Xilinx FPGA中進(jìn)行了RTL的時(shí)序仿真分析。關(guān)鍵詞：雷達(dá)信號(hào)處理 FPGA 模型化設(shè)計(jì) System Generator AccelDSP
標(biāo)簽： FPGA 模型 雷達(dá)信號(hào)
上傳時(shí)間： 2013-07-25
上傳用戶：zhangsan123
高精度的信號(hào)源是各種測(cè)試和實(shí)驗(yàn)過(guò)程中不可缺少的工具，在通信、雷達(dá)、測(cè)量、控制、教學(xué)等領(lǐng)域應(yīng)用十分廣泛。傳統(tǒng)的頻率合成方法設(shè)計(jì)的信號(hào)源在功能、精度、成本等方面均存在缺陷和不足，不能滿足電子技術(shù)的發(fā)展要求，直接數(shù)字合成（Direct Digital Synthesis）DDS技術(shù)可以提供高性能、高頻高精度的信號(hào)源，方便地獲得分辨率高且相位連續(xù)的信號(hào)，基于FPGA的DDS技術(shù)提供了升級(jí)方便并且成本低廉的解決方案。 本文對(duì)DDS的基本原理和輸出頻譜特性進(jìn)行理論分析，總結(jié)出雜散分布規(guī)律。同時(shí)以DDS的頻譜分析為基礎(chǔ)，給出了幾種改善雜散的方法。本文結(jié)合相關(guān)文獻(xiàn)資料采用傅立葉變換的方法對(duì)相位截?cái)鄷r(shí)DDS雜散信號(hào)的頻譜特性進(jìn)行了研究，得到了雜散分布的規(guī)律性結(jié)論，并應(yīng)用在程序設(shè)計(jì)程中；DDS技術(shù)的實(shí)現(xiàn)依賴(lài)于高速、高性能的數(shù)字器件，本文將FPGA器件和DDS技術(shù)相結(jié)合，確定了FPGA器件的整體設(shè)計(jì)方案，詳細(xì)說(shuō)明了各個(gè)模塊的功能和設(shè)計(jì)方法，并對(duì)其關(guān)鍵部分進(jìn)行了優(yōu)化設(shè)計(jì)，從而實(shí)現(xiàn)了波形發(fā)生器數(shù)字電路部分的功能。軟件部分采用模塊設(shè)計(jì)方法，十分方便調(diào)試。為了得到滿足設(shè)計(jì)要求的模擬波形，本文還設(shè)計(jì)了幅度調(diào)節(jié)、D/A轉(zhuǎn)換和低通濾波等外圍硬件電路。 實(shí)驗(yàn)結(jié)果表明，本文設(shè)計(jì)的基于DDS技術(shù)的多波形信號(hào)源基本能夠滿足普通學(xué)生實(shí)驗(yàn)室的要求。
標(biāo)簽： FPGA 算法 數(shù)字頻率合成器
上傳時(shí)間： 2013-06-11
上傳用戶：woshiayin
隨著無(wú)線通信技術(shù)的不斷發(fā)展，人們對(duì)移動(dòng)通信及寬帶無(wú)線接入業(yè)務(wù)需求的不斷增長(zhǎng)，無(wú)線頻譜資源顯得日益匱乏。因此，如何提高頻譜利用率，一直以來(lái)就是無(wú)線通信領(lǐng)域研究的主要任務(wù)。認(rèn)知無(wú)線電的提出成為當(dāng)下解決頻譜資源稀缺的一個(gè)有效方法。而認(rèn)知無(wú)線電的特性要求認(rèn)知無(wú)線系統(tǒng)必須具備一個(gè)可重構(gòu)的自適應(yīng)調(diào)制解調(diào)器。因此，對(duì)于認(rèn)知無(wú)線電平臺(tái)中自適應(yīng)可重構(gòu)調(diào)制解調(diào)器的深入研究具有重大的意義。 軟件無(wú)線電是實(shí)現(xiàn)認(rèn)知無(wú)線電的理想平臺(tái)。本文首先闡述了軟件無(wú)線電的基本工作原理及關(guān)鍵技術(shù)，對(duì)多速率信號(hào)處理中的內(nèi)插和抽取、帶通采樣、數(shù)字下變頻、濾波等技術(shù)進(jìn)行了分析與探討，為設(shè)計(jì)自適應(yīng)可重構(gòu)調(diào)制解調(diào)器的設(shè)計(jì)提供了理論基礎(chǔ)。然后介紹了認(rèn)知無(wú)線電系統(tǒng)的構(gòu)成和基本工作方式，接著重點(diǎn)研究了其中通信模塊的FPGA實(shí)現(xiàn)。在通信模塊的實(shí)現(xiàn)中，研究了基于認(rèn)知無(wú)線電的BPSK、π/4 DQPSK、8PSK及16QAM調(diào)制解調(diào)技術(shù)，簡(jiǎn)要論述了他們的基本概念和原理，并給出了設(shè)計(jì)方案。接著按信號(hào)流程逐一介紹了各個(gè)功能模塊在DSP+FPGA硬件平臺(tái)上的實(shí)現(xiàn)，并對(duì)得到的數(shù)據(jù)進(jìn)行了分析，給出了性能測(cè)試結(jié)果。在此基礎(chǔ)上，結(jié)合認(rèn)知無(wú)線電系統(tǒng)的要求，提出了可變調(diào)制方式，可變傳輸帶寬的自適應(yīng)可重構(gòu)調(diào)制解調(diào)器的設(shè)計(jì)方案，并對(duì)其中一些關(guān)鍵模塊的硬件實(shí)現(xiàn)給出了分析，同時(shí)給出了收端波特率識(shí)別的策略。最后，論文提出了一些新的自適應(yīng)技術(shù)，如波特率估計(jì)、信噪比估計(jì)等，并給出了應(yīng)用這些技術(shù)的自適應(yīng)調(diào)制解調(diào)器的改進(jìn)方案。
標(biāo)簽： FPGA 無(wú)線 調(diào)制解調(diào)器
上傳時(shí)間： 2013-06-17
上傳用戶：alan-ee
·此書(shū)是關(guān)于各種DSP的FPGA實(shí)現(xiàn)的書(shū),包括DSP算法原理,算法優(yōu)化,以及FPGA的硬件實(shí)現(xiàn),包括完整的VHDL,Verilog HDL代碼!原版教材,市場(chǎng)上沒(méi)有賣(mài),掃描版,很清晰
上傳時(shí)間： 2013-05-20
上傳用戶：bugtamor
·CPLD/FPGA是目前誚用最為廣泛的兩種可編程專(zhuān)用集成電路（ASIC），特別適合于產(chǎn)品的樣品開(kāi)發(fā)與小批量生產(chǎn)。 本書(shū)從現(xiàn)代電子系統(tǒng)設(shè)計(jì)的角度出發(fā)，以全球著名的可編程邏輯器件供應(yīng)商Xilinx公司的產(chǎn)品為背景，系統(tǒng)全面地介紹該公司的CPLD/FPGA產(chǎn)品的結(jié)構(gòu)原理、性能特點(diǎn)、設(shè)計(jì)方法以及相應(yīng)的EDA工具軟件，重點(diǎn)介紹CPLD/FPGA在數(shù)字系統(tǒng)設(shè)計(jì)、數(shù)字通信與數(shù)字信號(hào)處理等領(lǐng)域中的應(yīng)用。
上傳時(shí)間： 2013-04-24
上傳用戶：hank
·本書(shū)從實(shí)用的角度出發(fā)，全面系統(tǒng)地介紹了使用集成開(kāi)發(fā)軟件進(jìn)行CPLD/FPGA電路原理圖設(shè)計(jì)、VHDL設(shè)計(jì)等操作方法和技巧。書(shū)中不但附有大量的圖示和程序，而且還專(zhuān)門(mén)安排了習(xí)題和設(shè)計(jì)實(shí)例，具有很強(qiáng)的實(shí)用性和指導(dǎo)性。本書(shū)語(yǔ)言簡(jiǎn)潔、層次清晰，適合于CPLD/FPGA的初級(jí)用戶以及CPLD/FPGA硬件系統(tǒng)的設(shè)計(jì)人員使用，同時(shí)也可作為高等院校相關(guān)專(zhuān)業(yè)的理想教材。
標(biāo)簽： CPLD FPGA 嵌入式應(yīng)用 開(kāi)發(fā)技術(shù)
上傳時(shí)間： 2013-05-31
上傳用戶：liangrb
利用FPGA的51 ，IP核實(shí)現(xiàn)與單片機(jī)和ARM的串口通信
上傳時(shí)間： 2013-08-05
上傳用戶：lalaruby
基于FPGA數(shù)字頻率計(jì)的實(shí)現(xiàn)，文中有所有的源代碼，僅供參考。
標(biāo)簽： FPGA 數(shù)字頻率計(jì)
上傳時(shí)間： 2013-08-05
上傳用戶：13736136189
學(xué)習(xí)FPGA的不錯(cuò)的文章,有利于自己設(shè)計(jì)和編寫(xiě)程序
標(biāo)簽： FPGA
上傳時(shí)間： 2013-08-05
上傳用戶：xjz632
基FPGA Cyclone II_EP2C5 EP2C8的頻率計(jì)
標(biāo)簽： Cyclone EP2C8 II_EP FPGA
上傳時(shí)間： 2013-08-05
上傳用戶：Thuan
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
