用CADENCE做VHDL語言實驗的教程
上傳時間： 2013-09-04
上傳用戶：wangchong
無淪是用離散邏輯、可編程邏輯，還是用全定制硅器件實現的任何數字設計，為了成功地操\r\n作，可靠的時鐘是非常關鍵的。設計不良的時鐘在極限的溫度、電壓或制造工藝的偏差情況下將\r\n導致錯誤的行為，并且調試困難、花銷很大。 在設計PLD/FPGA時通常采用幾種時鐘類型。時鐘可\r\n分為如下四種類型：全局時鐘、門控時鐘、多級邏輯時鐘和波動式時鐘。多時鐘系統能夠包括上\r\n述四種時鐘類型的任意組合。
上傳時間： 2013-09-04
上傳用戶：yelong0614
1、 利用FLEX10的片內RAM資源，根據DDS原理，設計產生正弦信號的各功能模塊和頂層原理圖； 2、 利用實驗板上的TLC7259轉換器，將1中得到的正弦信號，通過D/A轉換，通過ME5534濾波后在示波器上觀察； 3、 輸出波形要求： 在輸入時鐘頻率為16KHz時，輸出正弦波分辨率達到1Hz； 在輸入時鐘頻率為4MHz時，輸出正弦波分辨率達到256Hz； 4、 通過RS232C通信，實現FPGA和PC機之間串行通信，從而實現用PC機改變頻率控制字，實現對輸出正弦波頻率的控制。
上傳時間： 2013-09-06
上傳用戶：zhuimenghuadie
viterbi譯碼器的一種fpga實現.是一個cs252\r\n的project的result\r\n供大家研究用
上傳時間： 2013-09-06
上傳用戶：dsgkjgkjg
附件有二個文當，都是dxp2004教程 ，第一部份DXP2004的相關快捷鍵，以及中英文對照的意思。第二部份細致的講解的如何使用DXP2004。 dxp2004教程第一部份： 目錄 1 快捷鍵 2 常用元件及封裝 7 創建自己的集成庫 12 板層介紹 14 過孔 15 生成BOM清單 16 頂層原理圖: 16 生成PCB 17 包地 18 電路板設計規則 18 PCB設計注意事項 20 畫板心得 22 DRC 規則英文對照 22 一、Error Reporting 中英文對照 22 A ： Violations Associated with Buses 有關總線電氣錯誤的各類型（共 12 項） 22 B ：Violations Associated Components 有關元件符號電氣錯誤（共 20 項） 22 C ： violations associated with document 相關的文檔電氣錯誤（共 10 項） 23 D ： violations associated with nets 有關網絡電氣錯誤（共 19 項） 23 E ： Violations associated with others 有關原理圖的各種類型的錯誤 (3 項 ) 24 二、 Comparator 規則比較 24 A ： Differences associated with components 原理圖和 PCB 上有關的不同 ( 共 16 項 ) 24 B ： Differences associated with nets 原理圖和 PCB 上有關網絡不同（共 6 項） 25 C ： Differences associated with parameters 原理圖和 PCB 上有關的參數不同（共 3 項） 25 Violations Associated withBuses欄 —總線電氣錯誤類型 25 Violations Associated with Components欄 ——元件電氣錯誤類型 26 Violations Associated with documents欄 —文檔電氣連接錯誤類型 27 Violations Associated with Nets欄 ——網絡電氣連接錯誤類型 27 Violations Associated with Parameters欄 ——參數錯誤類型 28 dxp2004教程第二部份 路設計自動化（ Electronic Design Automation ） EDA 指的就是將電路設計中各種工作交由計算機來協助完成。如電路圖（ Schematic ）的繪制，印刷電路板（ PCB ）文件的制作執行電路仿真（ Simulation ）等設計工作。隨著電子工業的發展，大規模、超大規模集成電路的使用是電路板走線愈加精密和復雜。電子線路 CAD 軟件產生了， Protel 是突出的代表，它操作簡單、易學易用、功能強大。 1.1 Protel 的產生及發展 1985 年 誕生 dos 版 Protel 1991 年 Protel for Widows 1998 年 Protel98 這個 32 位產品是第一個包含 5 個核心模塊的 EDA 工具 1999 年 Protel99 既有原理圖的邏輯功能驗證的混合信號仿真，又有了 PCB 信號完整性 分析的板級仿真，構成從電路設計到真實板分析的完整體系。 2000 年 Protel99se 性能進一步提高，可以對設計過程有更大控制力。 2002 年 Protel DXP 集成了更多工具，使用方便，功能更強大。 1.2 Protel DXP 主要特點 1 、通過設計檔包的方式，將原理圖編輯、電路仿真、 PCB 設計及打印這些功能有機地結合在一起，提供了一個集成開發環境。 2 、提供了混合電路仿真功能，為設計實驗原理圖電路中某些功能模塊的正確與否提供了方便。 3 、提供了豐富的原理圖組件庫和 PCB 封裝庫，并且為設計新的器件提供了封裝向導程序，簡化了封裝設計過程。 4 、提供了層次原理圖設計方法，支持“自上向下”的設計思想，使大型電路設計的工作組開發方式成為可能。 5 、提供了強大的查錯功能。原理圖中的 ERC （電氣法則檢查）工具和 PCB 的 DRC （設計規則檢查）工具能幫助設計者更快地查出和改正錯誤。 6 、全面兼容 Protel 系列以前版本的設計文件，并提供了 OrCAD 格式文件的轉換功能。 7 、提供了全新的 FPGA 設計的功能，這好似以前的版本所沒有提供的功能。
上傳時間： 2013-10-22
上傳用戶：qingzhuhu
c語言編程軟件vc6.0使用教程,附件包含二個教程文件，VC++6.0培訓教程完整版及VC6.0介紹。 Visual C++ 6.0，簡稱VC或者VC6.0，是微軟的一款C++編譯器，將“高級語言”翻譯為“機器語言（低級語言）”的程序。Visual C++是一個功能強大的可視化軟件開發工具。自1993年Microsoft公司推出Visual C++1.0后，隨著其新版本的不斷問世，Visual C++已成為專業程序員進行軟件開發的首選工具。雖然微軟公司推出了 Visual C++.NET(Visual C++7.0)，但它的應用有很大的局限性，只適用于Windows 2000、Windows XP和Windows NT4.0。所以實際中，更多的是以Visual C++6.0為平臺。 vc6.0使用你首先要打開VC6.0界面，一般用得較多的是Win32控制臺應用程序（源程序，擴展名.cpp）， 步驟是：（先工程—后文件—編譯—連接---運行） 1，建立一個工程，“文件”——“新建”，出現下面界面：選擇“Win32 Console Application”(控制臺應用程序，左邊倒數第三個)，命名工程名稱，選擇保存位置。 點擊“確定”，進入下一步，看到如下提示界面： 建立一個空工程，對應其他需要的你一可以建立別的工程；點擊“完成”,之后 顯示你創建的工程的信息。 2，再在有一個的工程的條件下，我們再建立一個源文件； “文件”——“新建”（快捷鍵Ctri+N），出現： 建立源文件，選擇“C++ Source ”，一般都是建立這種文件的（適用在當文件中適用）如果要建立頭文件的話，選擇“C/C++ Header File”,(適用在多文件工程中使用)命名，文件名稱，點擊“確定”，之后： 進入編輯區，在主界面編寫代碼：如下編寫完之后呢： 可以按編譯按鈕 調試程序，看看有沒有錯誤，有的話改正，沒有的話就可以再按連接按鈕 檢查連接（多文件工程時常用，檢查文件間是否正常連接），最后，點運行按鈕 ，就可以運行了。 如果是您有代碼如：cpp文件，或 .h 文件，想添加都VC6.0里來測試的話，可以這樣做： 首先，要理解一下 文件擴展名為：cpp和.h 文件擴張名是.h,代表的是頭文件，一般是書寫一些函數原型，以及一些在整個程序中常用到的結構體，頻繁使用的函數說明，定義等等； 文件擴張名為,cpp的，是C++中的源文件，也是最常用到的文件，每建立一個工程都要至少一個源文件（至少要有一個函數入口——主函數main() ），包含了核心代碼； 建立與運行說明：（以VC 6.0編譯器為例，其他編譯器類似） 首先，打開VC 6.0編譯環境； 在菜單欄——文件（的下拉菜單中選擇“新建”），在彈出的選擇窗口中，選擇 Win32 Console Application(控制臺應用程序) ，在填寫工程名稱，選擇一個程序保存路徑， 點擊“完成”，查看工程信息。 在點擊“確定”，就建立一個簡單的工程了。 再點擊左邊的工程信息右下角的“FileView”選項； 可以看到你新建的工程，再雙擊你新建的工程名 可以查看工程的信息。 在雙擊工程文件，在這里是 777.files,可以看到該工程的包含的文件。 其中，Source Files 為包含所有工程的源文件 Header Files 為包含所有工程的頭文件 在源文件選項“Source Files ”，右鍵單擊中的“添加目錄到工程”，添加你要打開的擴展名為 .cpp的源文件。在頭文件選項“ Header Files”，右鍵單擊中的“添加目錄到工程”，添加你要打開的擴展名為 . h的頭文件。添加完你所有的頭文件和源文件之后，檢查一下是否添加完畢，之后就可以編譯了。 其中第一個按鈕 為編譯按鈕，可以找出工程的錯誤信息，有錯誤修改，沒錯誤就可以跳到連接 ，編譯右邊的按鈕 ，即第三個按鈕（多文件工程一定要連接，查看文件是否準確相連接） 當編譯，連接都沒有錯誤時，可以按運行按鈕 ，即可以運行了。 相關資料：vc6.0中文綠色版下載
上傳時間： 2013-10-30
上傳用戶：tianjinfan
Quartus II 中文教程 您現在閱讀的是 Quartus II 簡介手冊。 Altera® Quartus® II 設計軟件是適合單芯片可編程系統 (SOPC) 的最全面的設計環境。 如果您以前用過MAX+PLUS® II 軟件、其它設計軟件或 ASIC 設計軟件，并且準備改用Quartus II 軟件，或如果您對 Quartus II 軟件有了一些了解但想進一步了解它的功能，那么本手冊非常適合您。本手冊針對的讀者是 Quartus II 軟件的初學者，它概述了可編程邏輯設計中Quartus II 軟件的功能。 不過，本手冊并不是 Quartus II 軟件的詳盡參考手冊。 相反，本手冊只是一本指導書，它解釋軟件的功能以及顯示這些功能如何幫助您進行 FPGA 和 CPLD 設計。 本手冊按一系列特定的可編程邏輯設計任務來組織內容。 無論是使用 Quartus II 圖形用戶界面、其它 EDA 工具還是 Quartus II 命令行界面，本手冊都將為您介紹最適合設計流程的功能。第一章概述了主要圖形用戶界面、EDA 工具和命令行界面設計流程。 接下來的每一章開頭都介紹了該章的具體用途，并對每個任務流加以概述。 它顯示了如何將 Quartus II 軟件與現有的 EDA 工具和命令行設計流程集成在一起。另外，手冊還向您推薦了有效使用 Quartus II 軟件的其它可用資源，例如Quartus II 聯機幫助和 Quartus II 聯機教程、應用程序說明、白皮書以及Altera 網站提供的其它文檔和資源。跟隨本手冊學習 Quartus II 軟件，了解此軟件如何幫助您提高效率并縮短設計周期，如何與現有可編程邏輯設計流程集成以及如何快速有效地達到設計、性能和時間要求。
上傳時間： 2013-12-22
上傳用戶：panpanpan
用JLINK V6 調試STM32的教程:針STM3210B-LK1評估板需要改動或設置的地方有3點：第一：STM3210B-LK1評估板的BOOT0及BOOT1跳線請跳到0位置. 第二：STM3210B-LK1評估板上的JTAG接口的第1，2腳請接上3.3V(手工飛線)。第三：JLINK 用SWD方式調試此款板子時，需要把板子上的R4，R5斷開（因其板子上有STLINK II）否則調試不成功喲 一 設置仿真器類型----JLINK或JTRACE二 JLINK仿真器相關設置三 JTAG/SWD 兩種方式的調試
上傳時間： 2013-10-13
上傳用戶：標點符號
用單片機配置FPGA—PLD設計技巧 Configuration/Program Method for Altera Device Configure the FLEX Device You can use any Micro-Controller to configure the FLEX device–the main idea is clocking in ONE BITof configuration data per CLOCK–start from the BIT 0The total Configuration time–e.g. 10K10 need 15K byte configuration file•calculation equation–10K10* 1.5= 15Kbyte–configuration time for the file itself•15*1024*8*clock = 122,880Clock•assume the CLOCK is 4MHz•122,880*1/4Mhz=30.72msec
上傳時間： 2013-10-09
上傳用戶：a67818601
在數字濾波器中，FIR濾波器是一種結構簡單且總是穩定的濾波器，同時也只有FIR濾波器擁有線性相位的特性。傳統的直接型濾波器運算速度過慢，而改進型的DA結構的濾波器需要過高的芯片面積消耗大量的邏輯資源很難達到運算速度以及邏輯資源節約的整體優化。本文提出了一種基于RAG算法的FIR濾波器，與傳統的基于DA算法的濾波器結構的濾波器相比，RAG算法簡化了FIR濾波器乘法模塊的結構，減少了邏輯資源的消耗和硬件實現面積，提高了計算速度。本文設計的16階FIR濾波器用VerilogHDL進行描述，并綜合到Altera公司的CycloneⅡ系列FPGA中。仿真實驗表明基于RAG算法的FIR濾波器達到了邏輯資源的節約和運算速度的提高的整體優化效果。
上傳時間： 2014-12-28
上傳用戶：feilinhan
