PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時間： 2013-10-22
上傳用戶：pei5
在越來越多的短時間能量存貯應(yīng)用以及那些需要間歇式高能量脈衝的應(yīng)用中，超級電容器找到了自己的用武之地。電源故障保護電路便是此類應(yīng)用之一，在該電路中，如果主電源發(fā)生短時間故障，則接入一個後備電源，用於給負(fù)載供電
上傳時間： 2014-01-08
上傳用戶：lansedeyuntkn
PIC 單片機之發(fā)生器 摘要：在UPS 不間斷電源系統(tǒng)的設(shè)計中，與外部交流電壓鎖相的50Hz 正弦信號發(fā)生器是十分關(guān)鍵的一部分，本文介紹了一種利用數(shù)字信號處理技術(shù)通過PIC 單片機實現(xiàn)此電路的方法。
上傳時間： 2014-01-08
上傳用戶：拔絲土豆
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時間： 2013-11-17
上傳用戶：cjf0304
這是一個簡單的小工具,有點類似我們使用form方式設(shè)計時,使用behaver方式讓各個form作轉(zhuǎn)場特效一樣,不過這個工具是針對各個movie clip,相信對一些Art設(shè)計師有一定的幫助囉, 使用的是Transition manager方式完成,相信不久會有利用tween class方式的程式產(chǎn)生器吧..其實我還蠻需要的...因為help檔沒有,有時要參考指令,都要上網(wǎng)查一次
標(biāo)簽： form behaver movie clip
上傳時間： 2013-12-17
上傳用戶：hasan2015
本文件雖已力求正確，然而無法保證所有操作／設(shè)定範(fàn)例， 都可以順利的在您的系統(tǒng)上面進行。 如果您依 照本文件的說明而使您的系統(tǒng)發(fā)生任何問題或損失， 作者都將不負(fù)任何責(zé)任。 希望由於本文的出現(xiàn)，能大量減少在網(wǎng)路上一再重複出現(xiàn)的問題："為 什麼我不能輸入/看到中文?"，"為什 麼我 xxxx 裝不起來?" 等等。 雖然我也了解這是不太可能的...
標(biāo)簽： 正
上傳時間： 2013-12-19
上傳用戶：wang5829
利用SPI傳輸協(xié)定，調(diào)整MCP4921類比電壓產(chǎn)生器的輸出電壓，使其輸出一個0V到5V的類比鋸齒波電壓輸出
標(biāo)簽： SPI
上傳時間： 2013-12-26
上傳用戶：diets
Programming the Microsoft Windows driver model繁中版 透過Windows驅(qū)動程式的權(quán)威們專業(yè)的協(xié)助，學(xué)習(xí)如何使用簡易的方式來撰寫Windows驅(qū)動程式。 Microsoft WDM支援隨插即用（PnP）功能，提供了電源管理能力，並詳述撰寫驅(qū)動程式/迷你驅(qū)動程式的方法。這本由長時間接觸裝置驅(qū)動程式的專家Walter Oney 與Windows核心小組共同合作的書提供了大量很實用的例子、圖表、建議，並一行一行分析範(fàn)例的程式碼，好讓您能夠清楚了解實際上在撰寫驅(qū)動程式時所會發(fā)生的問題。另外亦更新了Windows XP及Windows 2000的最新驅(qū)動程式技術(shù)，又告訴您如何除錯。
標(biāo)簽： Windows Programming Microsoft driver
上傳時間： 2014-01-19
上傳用戶：cjl42111
AVR ATmega48 SPI最簡單測試碼！ 透過spi_data[x]陣列寫入想要傳送的資料， 而x則是控制傳送第x筆數(shù)，而接腳輸出則在PortB的預(yù)設(shè)接腳內(nèi)，只要修改spi_data就可以透過示波器看到SPI的信號了！
標(biāo)簽： spi_data ATmega AVR SPI
上傳時間： 2014-06-09
上傳用戶：jcljkh
Verilog HDL的程式，上網(wǎng)找到SPI程式， vspi.v這程式相當(dāng)好用可用來接收與傳送SPI，並且寫了一個傳輸信號測試，spidatasent.v這程式就是傳送的資料，分別為00 66... 01 77...... 02 55這樣的資料，並透過MAX+PULS II軟體進行模擬，而最外層的程式是test_createspi.v！
上傳時間： 2017-03-06
上傳用戶：onewq
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
