本文詳述了空間矢量SV PWM 的算法, 并提出用FPGA 實現(xiàn)SV PWM 的方法, 最后分析了使用FP2GA 的優(yōu)點
上傳時間： 2013-11-14
上傳用戶：asaqq
介紹了基于Xilinx Spartan- 3E FPGA XC3S250E 來完成分辨率為738×575 的PAL 制數(shù)字視頻信號到800×600 的VGA 格式轉(zhuǎn)換的實現(xiàn)方法。關(guān)鍵詞: 圖像放大; PAL; VGA; FPGA 目前, 絕大多數(shù)監(jiān)控系統(tǒng)中采用的高解析度攝像機(jī)均由47 萬像素的CCD 圖像傳感器采集圖像, 經(jīng)DSP 處理后輸出的PAL 制數(shù)字視頻信號不能直接在VGA 顯示器上顯示, 而在許多場合需要在VGA 顯示器上實時監(jiān)視, 這就需要將隔行PAL 制數(shù)字視頻轉(zhuǎn)換為逐行視頻并提高幀頻, 再將每幀圖像放大到800×600 或1 024×768。常用的圖像放大的方法有很多種, 如最臨近賦值法、雙線性插值法、樣條插值法等[ 1] 。由于要對圖像進(jìn)行實時顯示, 本文采用一種近似的雙線性插值方法對圖像進(jìn)行放大。隨著微電子技術(shù)及其制造工藝的發(fā)展, 可編程邏輯器件的邏輯門密度有了很大提高, 現(xiàn)場可編程邏輯門陣列( FPGA) 有著邏輯資源豐富和可重復(fù)以及系統(tǒng)配置的靈活性, 同時隨著微處理器、專用邏輯器件以及DSP 算法以IP Core 的形式嵌入到FPGA 中[ 2] , FPGA 的功能越來越強(qiáng), 因此FPGA 在現(xiàn)代電子系統(tǒng)設(shè)計中發(fā)揮著越來越重要的作用。本課題的設(shè)計就是采用VHDL 描述, 基于FPGA 來實現(xiàn)的。
標(biāo)簽： PAL-VGA FPGA 轉(zhuǎn)換器
上傳時間： 2013-12-03
上傳用戶：aa54
為了滿足某測控平臺的設(shè)計要求，設(shè)計并實現(xiàn)了基于FPGA的六通道HDLC并行通信系統(tǒng)。該系統(tǒng)以FPGA為核心，包括FPGA、DSP、485轉(zhuǎn)換接口等部分。給出了系統(tǒng)的電路設(shè)計、關(guān)鍵模塊及軟件流程圖。測試結(jié)果表明，系統(tǒng)通訊速度為1 Mb/s，并且工作穩(wěn)定，目前該設(shè)計已經(jīng)成功應(yīng)用于某樣機(jī)中。
上傳時間： 2013-11-25
上傳用戶：王成林。
利用FPGA 設(shè)計一個類似點陣LCD 顯示的VGA 顯示控制器，可實現(xiàn)文字及簡單的圖表顯示。工作時只需將要顯示內(nèi)容轉(zhuǎn)換成對應(yīng)字模送入FPGA，即可實現(xiàn)相應(yīng)內(nèi)容的顯示。關(guān)鍵詞：FPGA；VGA；顯示控制 隨著數(shù)字圖像處理的應(yīng)用領(lǐng)域的不斷擴(kuò)大，其實時處理技術(shù)成為研究的熱點。EDA（電子設(shè)計自動化）技術(shù)的迅猛發(fā)展為數(shù)字圖像實時處理技術(shù)提供了硬件基礎(chǔ)。其中FPGA 的特點適用于進(jìn)行一些基于像素級的圖像處理[1]。LCD 和CRT 顯示器作為一種通用型顯示設(shè)備，如今已經(jīng)廣泛應(yīng)用于工作和生活中。與嵌入式系統(tǒng)中常用的顯示器件相比，它具有顯示面積大、色彩豐富、承載信息量大、接口簡單等優(yōu)點，如果將其應(yīng)用到嵌入式系統(tǒng)中，可以顯著提升產(chǎn)品的視覺效果。為此，嘗試將VGA 顯示的控制轉(zhuǎn)化到FPGA 來完成實現(xiàn)。
上傳時間： 2013-10-26
上傳用戶：lgd57115700
為了研制高性能的全數(shù)字永磁同步電機(jī)驅(qū)動系統(tǒng)，本文提出了一種基于FPGA的單芯片驅(qū)動控制方案。它采用硬件模塊化的現(xiàn)代EDA設(shè)計方法，使用VHDL硬件描述語言，實現(xiàn)了永磁同步電機(jī)矢量控制系統(tǒng)的設(shè)計。方案包括矢量變換、空間矢量脈寬調(diào)制(SVPWM)、電流環(huán)、速度環(huán)以及串行通訊等五部分。經(jīng)過仿真和實驗表明，系統(tǒng)具有良好的穩(wěn)定性和動態(tài)性能，調(diào)節(jié)轉(zhuǎn)速的范圍可以達(dá)到0.5r/min~4200r/min，對干擾誤差信號具有較強(qiáng)的容錯性，能夠滿足高性能的運動控制領(lǐng)域?qū)τ来磐诫姍C(jī)驅(qū)動系統(tǒng)的要求。
標(biāo)簽： FPGA 性能 永磁同步 電機(jī)驅(qū)動
上傳時間： 2013-10-13
上傳用戶：fdmpy
設(shè)計了一種能使FPGA的主狀態(tài)機(jī)直接管理Flash的控制器，該控制器具有自己的指令集和中斷管理方式。用戶可以根據(jù)FPGA的系統(tǒng)時鐘對控制器進(jìn)行操作，無需關(guān)心Flash對指令和數(shù)據(jù)的時序要求。控制器建立了自己的壞塊管理機(jī)制，合并了一些Flash的常用關(guān)聯(lián)指令，方便了用戶對FPGA主狀態(tài)機(jī)的設(shè)計。
上傳時間： 2013-10-08
上傳用戶：shen007yue
摘要：本文簡要介紹了Xilinx最新的EDK9.1i和ISE9.1i等工具的設(shè)計使用流程，最終在采用65nm工藝級別的Xilinx Virtex-5 開發(fā)板ML505 上同時設(shè)計實現(xiàn)了支持TCP/IP 協(xié)議的10M/100M/1000M 的三態(tài)以太網(wǎng)和千兆光以太網(wǎng)的SOPC 系統(tǒng),并對涉及的關(guān)鍵技術(shù)進(jìn)行了說明。關(guān)鍵詞：FPGA；EDK；SOPC；嵌入式開發(fā)；EMAC；MicroBlaze 本研究采用業(yè)界最新的Xilinx 65ns工藝級別的Virtex-5LXT FPGA 高級開發(fā)平臺，滿足了對于建造具有更高性能、更高密度、更低功耗和更低成本的可編程片上系統(tǒng)的需求。Virtex-5以太網(wǎng)媒體接入控制器(EMAC)模塊提供了專用的以太網(wǎng)功能，它和10/100/1000Base-T外部物理層芯片或RocketIOGTP收發(fā)器、SelectIO技術(shù)相結(jié)合，能夠分別實現(xiàn)10M/100M/1000M的三態(tài)以太網(wǎng)和千兆光以太網(wǎng)的SOPC 系統(tǒng)。
標(biāo)簽： FPGA 千兆以太網(wǎng)
上傳時間： 2013-10-14
上傳用戶：sun_pro12580
設(shè)計了一種基于FPGA純硬件方式實現(xiàn)方向濾波的指紋圖像增強(qiáng)算法。設(shè)計采用寄存器傳輸級（RTL）硬件描述語言（Verilog HDL），利用時分復(fù)用和流水線處理等技術(shù)，完成了方向濾波指紋圖像增強(qiáng)算法在FPGA上的實現(xiàn)。整個系統(tǒng)通過了Modelsim的仿真驗證并在Terasic公司的DE2平臺上完成了硬件測試。設(shè)計共消耗了3716個邏輯單元，最高處理速度可達(dá)92.93MHz。以50MHz頻率工作時，可在0.5s以內(nèi)完成一幅256×256指紋圖像的增強(qiáng)處理。
標(biāo)簽： FPGA 方向 指紋 圖像增強(qiáng)算法
上傳時間： 2013-10-12
上傳用戶：攏共湖塘
為了滿足超聲波探傷檢測的實時性需求，通過研究超聲波探傷的工作原理，提出了基于FPGA芯片的實時信號處理系統(tǒng)實現(xiàn)方案及硬件結(jié)構(gòu)設(shè)計，并根據(jù)FPGA邏輯結(jié)構(gòu)模型實現(xiàn)了軟件系統(tǒng)的模塊化設(shè)計。根據(jù)實驗測試及統(tǒng)計數(shù)據(jù)得出，基于FPGA芯片的信號處理系統(tǒng)提高了探傷檢測的準(zhǔn)確性與穩(wěn)定性，滿足了探傷過程中B超顯示的實時性要求。
上傳時間： 2013-10-11
上傳用戶：909000580
現(xiàn)代數(shù)字信號處理從視頻擴(kuò)展到了中頻甚至射頻,針對要求信號處理的處理速度越來越高、傳輸速率越來越快等特點,給出了一款使用高性能FPGA、DAC以及經(jīng)先進(jìn)的PCB設(shè)計工具設(shè)計、仿真的高速信號處理模塊,實現(xiàn)了對高速信號的實時接收和處理。關(guān)鍵詞:數(shù)字信號處理; 高速電路; FPGA;設(shè)計與仿真
上傳時間： 2013-10-21
上傳用戶：wendy15
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
