(1) 、用下述兩條具體規則和規則形式實現.設大寫字母表示魔王語言的詞匯 小寫字母表示人的語言詞匯 希臘字母表示可以用大寫字母或小寫字母代換的變量.魔王語言可含人的詞匯. (2) 、B→tAdA A→sae (3) 、將魔王語言B(ehnxgz)B解釋成人的語言.每個字母對應下列的語言.
上傳時間： 2013-12-30
上傳用戶：ayfeixiao
1.有三根桿子A,B,C。A桿上有若干碟子 2.每次移動一塊碟子,小的只能疊在大的上面 3.把所有碟子從A桿全部移到C桿上 經過研究發現，漢諾塔的破解很簡單，就是按照移動規則向一個方向移動金片： 如3階漢諾塔的移動：A→C,A→B,C→B,A→C,B→A,B→C,A→C 此外，漢諾塔問題也是程序設計中的經典遞歸問題
上傳時間： 2016-07-25
上傳用戶：gxrui1991
1. 下列說法正確的是 （ ） A. Java語言不區分大小寫 B. Java程序以類為基本單位 C. JVM為Java虛擬機JVM的英文縮寫 D. 運行Java程序需要先安裝JDK 2. 下列說法中錯誤的是 ( ) A. Java語言是編譯執行的 B. Java中使用了多進程技術 C. Java的單行注視以//開頭 D. Java語言具有很高的安全性 3. 下面不屬于Java語言特點的一項是( ) A. 安全性 B. 分布式 C. 移植性 D. 編譯執行 4. 下列語句中，正確的項是 ( ) A . int $e,a,b=10 B. char c,d=’a’ C. float e=0.0d D. double c=0.0f
上傳時間： 2017-01-04
上傳用戶：netwolf
摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。
上傳時間： 2013-10-13
上傳用戶：lml1234lml
本文利用Verilog HDL 語言自頂向下的設計方法設計多功能數字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優點，并通過Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成綜合、仿真。此程序通過下載到FPGA 芯片后，可應用于實際的數字鐘顯示中。 關鍵詞：Verilog HDL；硬件描述語言；FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL；hardware description language；FPGA
上傳時間： 2013-11-10
上傳用戶：hz07104032
大型嵌入式設備FPGA程序，verilog HDL語言，實現DLL和PCM碼流分流。
上傳時間： 2015-06-11
上傳用戶：zaizaibang
usb2的FPGA實現，verilog語句
上傳時間： 2013-12-23
上傳用戶：小儒尼尼奧
FPGA開發，Verilog的經典教程，在嵌入式培訓中的電子書籍。
標簽： FPGA
上傳時間： 2016-11-14
上傳用戶：gonuiln
RS碼的FPGA實現，verilog語言形式，好參考資料
上傳時間： 2013-12-24
上傳用戶：yepeng139
數字濾波器的MATLAB與FPGA實現——Altera/Verilog版》以Altera公司的FPGA器件為開發平臺，采用MATLAB及Verilog HDL語言為開發工具，詳細闡述數字濾波器的FPGA實現原理、結構、方法以及仿真測試過程，并通過大量工程實例分析FPGA實現過程中的具體技術細節。主要包括FIR濾波器、IIR濾波器、多速率濾波器、自適應濾波器、變換域濾波器、解調系統濾波器設計等內容。本書思路清晰、語言流暢、分析透徹，在簡明闡述設計原理的基礎上，主要追求對工程實踐的指導性，力求使讀者在較短的時間內掌握數字濾波器的FPGA設計知識和技能。第1章 數字濾波器及FPGA概述第2章 設計語言及環境介紹第3章 FPGA實現數字信號處理基礎第4章 FIR濾波器的FPGA設計與實現第5章 IIR濾波器的MATLAB與FPGA實現第6章 多速率濾波器的FPGA實現第7章 自適應濾波器的FPGA實現第8章 變換域濾波器的FPGA實現第9章 解調系統濾波器的FPGA實現
上傳時間： 2022-06-14
上傳用戶：
<strike id="kooqa"></strike>