隨著光伏發電系統快速發展,以及電動汽車充電樁的普及,傳統的剩余電流保護器無法滿足實際需求。介紹了一款B型剩余電流保護器,采用磁調制剩余電流互感器和零序電流互感器采集剩余電流。根據GB/T 22794—2017標準要求,可識別1 kHz及以下的正弦交流、帶和不帶直流分量的脈動直流、平滑直流等剩余電流信號。經信號調理電路將電壓信號送到單片機進行采集和判斷。通過試驗測試,該樣機在測試精度和速度上均符合國家標準的相關要求。The rapid development of photovoltaic power generation systems and the popularity of electric vehicle charging piles make the traditional residual current protective devices unable to meet the actual demand.This paper proposed a type B residual current protective device,which uses the magnetically modulated residual current transformer and the zero sequence current transformer to acquire the residual current.According to the requirements of GB/T 22794—2017,the type B residual current protective device can detect sinusoidal AC residual current of 1kHz and below 1kHz,pulsating DC residual current with and without DC component,smooth DC residual current and so on.The signal processing circuit sends the voltage signal to the MCU for acquisition and judgment.Through experimental tests,the device meets the relevant requirements of national standards in terms of test accuracy and speed.
標簽： 電流保護器
上傳時間： 2022-03-27
上傳用戶：
j1939 附錄a附錄b
標簽： j1939
上傳時間： 2022-06-09
上傳用戶：
描述了NTC使用B值計算出實際溫度與輸出的電壓之間的關系。
標簽： ntc計算
上傳時間： 2022-06-15
上傳用戶：
BC20-TE-B NB-Iot 評估板評估板原廠原理圖V1.2。完整對應實物裝置。
上傳時間： 2022-06-17
上傳用戶：
論文以松下FP1系列PLC為研究對象，對其MEWTOCOL-COM協議，有關遠程測控系統開發，以及PLC指令的機器代碼進行系統研究，并在此基礎上開發B/S模式的Web遠程測控系統。論文首先介紹了PLC的運用領域和發展前景；其次對MEWTOCOL-COM協議進行了系統的研究分析，以實驗統計的方式，得出了PLC基本指令的機器代碼表；接著基于LABVIEW10.0，開發了PLC與上位機的人機界面，簡單實現了上位機對PLC端口，寄存器，定時器以及布爾命令的讀寫功能。接下來又介紹了通訊原理和通訊模式，描述了LABVIEW10.0中的通訊函數，然后以16盞流水燈為例子，先在向PLC輸入梯形圖，然后在通訊系統上對PLC的進行監控，以16盞布爾燈顯示其運行過程。接著比較分析了Date Socket通訊，TCP通訊和Web通訊的優缺點，并解釋了最終通訊方案選擇的原因。最后基于Web通訊技術實現了PLC與上位機的遠程通訊。本文技術對進一步研發PLC與上位機通訊系統提供了一定的借鑒作用，尤其機代碼的測定在后續進一步開發通訊界面提供了新的方向。
上傳時間： 2022-06-25
上傳用戶：得之我幸78
ASR M08-B設置軟件 V3.2 arduino 2560+ASRM08-B測試程序 arduino UNO+ASRM08-B測試程序語音控制臺燈電路圖及C51源碼(不帶校驗碼) 繼電器模塊設置。 ASR M08-B是一款語音識別模塊。首先對模塊添加一些關鍵字，對著該模塊說出關鍵字，串口會返回三位的數，如果是返回特定的三位數字，還會引起ASR M08-B的相關引腳電平的變化。【測試】①打開“ASR M08-B設置軟件 V3.2.exe”。②選擇“串口號”、“打開串口”、點選“十六進制顯示”。③將USB轉串口模塊連接到語音識別模塊上。接線方法如下：語音模塊TXD --> USB模塊RXD語音模塊RXD --> USB模塊TXD語音模塊GND --> USB模塊GND語音模塊3V3 --> USB模塊3V3（此端為3.3V電源供電端。）④將模塊的開關撥到“A”端，最好再按一次上面的大按鈕（按一次即可，為了確保模塊工作在正確的模式）。⑤對著模塊說“開燈”、“關燈”模塊會返回“0B”、“0A”，表示正常(注意：0B對應返回值010，0B對應返回值010，返回是16進制顯示的嘛，設置的時候是10進制設置的)。
標簽： ASR M08-B
上傳時間： 2022-07-06
上傳用戶：aben
1.2 源代碼表示不考慮主題，列舉 15 000行源代碼本身就是一件難事。下面是所有源代碼都使用的文本格式：1.2.1 將擁塞窗口設置為13 8 7 - 3 8 8 這是文件t c p _ s u b r . c中的函數t c p _ q u e n c h。這些源文件名引用4 . 4 B S D - L i t e發布的文件。4 . 4 B S D在1 . 1 3節中討論。每個非空白行都有編號。正文所描述的代碼的起始和結束位置的行號記于行開始處，如本段所示。有時在段前有一個簡短的描述性題頭，對所描述的代碼提供一個概述。這些源代碼同4 . 4 B S D - L i t e發行版一樣，偶爾也包含一些錯誤，在遇到時我們會提出來并加以討論，偶爾還包括一些原作者的編者評論。這些代碼已通過了 G N U縮進程序的運行，使它們從版面上看起來具有一致性。制表符的位置被設置成 4個欄的界線使得這些行在一個頁面中顯示得很合適。在定義常量時，有些 # i f d e f語句和它們的對應語句 # e n d i f被刪去(如：G A T E W A Y和M R O U T I N G，因為我們假設系統被作為一個路由器或多播路由器 )。所有r e g i s t e r說明符被刪去。有些地方加了一些注釋，并且一些注釋中的印刷錯誤被修改了，但代碼的其他部分被保留下來。這些函數大小不一，從幾行 (如前面的t c p _ q u e n c h)到最大11 0 0行(t c p _ i n p u t)。超過大約4 0行的函數一般被分成段，一段一段地顯示。雖然盡量使代碼和相應的描述文字放在同一頁或對開的兩頁上，但為了節約版面，不可能完全做到。本書中有很多對其他函數的交叉引用。為了避免給每個引用都添加一個圖號和頁碼，書封底內頁中有一個本書中描述的所有函數和宏的字母交叉引用表和描述的起始頁碼。因為本書的源代碼來自公開的 4 . 4 B S D _ L i t e版，因此很容易獲得它的一個拷貝：附錄 B詳細說明了各種方法。當你閱讀文章時，有時它會幫助你搜索一個在線拷貝 [例如U n i x程序grep ( 1 )]。描述一個源代碼模塊的各章通常以所討論的源文件的列表開始，接著是全局變量、代碼維護的相關統計以及一個實際系統的一些例子統計，最后是與所描述協議相關的 S N M P變量。全局變量的定義通常跨越各種源文件和頭文件，因此我們將它們集中到的一個表中以便于參考。這樣顯示所有的統計，簡化了后面當統計更新時對代碼的討論。卷 1的第2 5章提供了S N M P的所有細節。我們在本文中關心的是由內核中的 T C P / I P例程維護的、支持在系統上運行的S N M P代理的信息。TCP IP詳解 卷1協議 ：http://dl.21ic.com/download/tcpip-288223.html TCP IP詳解 卷2實現 ：http://dl.21ic.com/download/tcpip-288224.html TCPIP詳解卷三：TCP事務協議,HTTP,NNTP和UNIX域協議 ：http://dl.21ic.com/download/tcpip-288225.html
上傳時間： 2022-07-27
上傳用戶：
特點(FEATURES) 精確度0.1%滿刻度 (Accuracy 0.1%F.S.) 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A| (Math functioA+B/A-B/AxB/A/B/A&B(Hi&Lo)/|A|/etc.....) 16 BIT 類比輸出功能(16 bit DAC isolating analog output function) 輸入/輸出1/輸出2絕緣耐壓2仟伏特/1分鐘(Dielectric strength 2KVac/1min. (input/output1/output2/power)) 寬范圍交直流兩用電源設計(Wide input range for auxiliary power) 尺寸小,穩定性高(Dimension small and High stability)
上傳時間： 2013-11-24
上傳用戶：541657925
TLC2543是TI公司的12位串行模數轉換器，使用開關電容逐次逼近技術完成A/D轉換過程。由于是串行輸入結構，能夠節省51系列單片機I/O資源；且價格適中，分辨率較高，因此在儀器儀表中有較為廣泛的應用。 TLC2543的特點 （1）12位分辯率A/D轉換器； （2）在工作溫度范圍內10μs轉換時間； （3）11個模擬輸入通道； （4）3路內置自測試方式； （5）采樣率為66kbps； （6）線性誤差±1LSBmax； （7）有轉換結束輸出EOC； （8）具有單、雙極性輸出； （9）可編程的MSB或LSB前導； （10）可編程輸出數據長度。 TLC2543的引腳排列及說明 TLC2543有兩種封裝形式：DB、DW或N封裝以及FN封裝，這兩種封裝的引腳排列如圖1，引腳說明見表1 TLC2543電路圖和程序欣賞 #include<reg52.h> #include<intrins.h> #define uchar unsigned char #define uint unsigned int sbit clock=P1^0; sbit d_in=P1^1; sbit d_out=P1^2; sbit _cs=P1^3; uchar a1,b1,c1,d1; float sum,sum1; double sum_final1; double sum_final; uchar duan[]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f}; uchar wei[]={0xf7,0xfb,0xfd,0xfe}; void delay(unsigned char b) //50us { unsigned char a; for(;b>0;b--) for(a=22;a>0;a--); } void display(uchar a,uchar b,uchar c,uchar d) { P0=duan[a]|0x80; P2=wei[0]; delay(5); P2=0xff; P0=duan[b]; P2=wei[1]; delay(5); P2=0xff; P0=duan[c]; P2=wei[2]; delay(5); P2=0xff; P0=duan[d]; P2=wei[3]; delay(5); P2=0xff; } uint read(uchar port) { uchar i,al=0,ah=0; unsigned long ad; clock=0; _cs=0; port<<=4; for(i=0;i<4;i++) { d_in=port&0x80; clock=1; clock=0; port<<=1; } d_in=0; for(i=0;i<8;i++) { clock=1; clock=0; } _cs=1; delay(5); _cs=0; for(i=0;i<4;i++) { clock=1; ah<<=1; if(d_out)ah|=0x01; clock=0; } for(i=0;i<8;i++) { clock=1; al<<=1; if(d_out) al|=0x01; clock=0; } _cs=1; ad=(uint)ah; ad<<=8; ad|=al; return(ad); } void main() { uchar j; sum=0;sum1=0; sum_final=0; sum_final1=0; while(1) { for(j=0;j<128;j++) { sum1+=read(1); display(a1,b1,c1,d1); } sum=sum1/128; sum1=0; sum_final1=(sum/4095)*5; sum_final=sum_final1*1000; a1=(int)sum_final/1000; b1=(int)sum_final%1000/100; c1=(int)sum_final%1000%100/10; d1=(int)sum_final%10; display(a1,b1,c1,d1); } }
上傳時間： 2013-11-19
上傳用戶：shen1230
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標簽： UltraScale Xilinx 架構
上傳時間： 2013-11-13
上傳用戶：瓦力瓦力hong
